-
公开(公告)号：CN114448780B
公开(公告)日：2023-06-20
申请号：CN202210101289.0
申请日：2022-01-27
Applicant: 西安微电子技术研究所
IPC: H04L41/0654 , H04L43/0811 , H04L43/0817 , H04L43/0823 , H04L1/1829 , G06F13/42 , G06F13/28
Abstract: 本发明公开了一种基于pcie接口的以太网控制器异常处理系统和方法，包括DMA控制模块、master接口中断状态控制信息模块、BD控制信息模块、mwr模块和slave接口中断状态控制信息模块；能够及时的对故障状态进行诊断、现场记录及告知主机；提供的两种处理机制不仅能够避免复位引起的时间开销，同时也能够保证在链路恢复后，数据帧的完整性和正确性。
-
公开(公告)号：CN115694774A
公开(公告)日：2023-02-03
申请号：CN202211337852.0
申请日：2022-10-28
Applicant: 西安微电子技术研究所
IPC: H04L7/027
Abstract: 本发明公开了一种对多种以太网接口模式的通用时钟管理系统和方法，包括PLL模块、Devider模块、MUX_1模块、MUX_2模块、MAC模块、MUX_3模块、MUX_4模块、MUX_6模块、MUX_7模块；通过对各种接口模式下时钟信号进行复用以及设置双向管脚，从而减少了信号数量；通过对接收和发送通路进行分离，使接口更加清晰；用户只需要根据自己的需求选择端口模式及工作频率，该结构会自动切换到与其适配的时钟频率；通用时钟管理方法有效解决了时钟结构复杂、接口信号多、用户不易使用的问题；同时通过对RGMII接口两种工作模式下时钟路径和数据路径的分离，保证了物理实现时序的收敛性。
-
公开(公告)号：CN115118679A
公开(公告)日：2022-09-27
申请号：CN202210762475.9
申请日：2022-06-30
Applicant: 西安微电子技术研究所
IPC: H04L47/6275
Abstract: 本发明属于计算机通信及网络领域，具体涉及一种针对以太网交换器管理帧的快速转发系统。当交换器管理端口输入数据帧时，解析器首先通过opcode码进行快速识别，转发控制逻辑在收到管理帧标识信号后优先进行索引查询，不再需要和其它端口的输入数据参与轮询，从而能够快速产生转发结果；在输出端口，通过设置优先级最高的专用队列，使管理帧能够优先输出；这种方法避免了管理帧在输入端口、转发控制与输出端口的仲裁排队，大大缩短了管理帧的交换延迟，从而实现了对网络的及时管理，具有很高的工程应用价值。
-
公开(公告)号：CN114003362A
公开(公告)日：2022-02-01
申请号：CN202111277242.1
申请日：2021-10-29
Applicant: 西安微电子技术研究所
IPC: G06F9/48
Abstract: 本发明公开了一种多维度动态中断聚合方法、系统、设备及存储介质，当控制器接收到或发送完一个数据帧时，多阈值机制和定时器机制会同时启动并进行中断聚合的判断；在得到上述两项判断结果后，分别与写回阈值、预取阈值和BD不足阈值进行比较；在下一次中断产生之前，若控制器又接收到或发送完一个数据帧时，相对时间定时器清零并重新计时，而绝对时间定时器继续计时；当相对时间定时器或绝对时间定时器超时时，若控制器当前未进行数据收发，则产生中断，否则待当前数据收发完成后，产生中断；产生中断后，相对时间定时器、绝对时间定时器均清零，在此之后控制器第一次接收到或发送完一个数据帧时，两个定时器又同时启动，如此循环。
-
公开(公告)号：CN109245855B
公开(公告)日：2020-12-22
申请号：CN201810975876.6
申请日：2018-08-24
Applicant: 西安微电子技术研究所
Abstract: 本发明提供一种RS编解码器的覆盖性验证方法及系统，包括编码验证和解码验证，编码验证时将RS编码器覆盖性的激励源分别通过ModelSim仿真平台和Simulink仿真平台的两种RS编码器编码，然后将两种编码结果进行对位相减比较，得到编码比较结果，即验证结果；解码验证时，对其中一种RS编码器编码进行错误激励，对其编码内注入设定的错误类型和个数，然后分别通过ModelSim仿真平台和Simulink仿真平台的RS解码器分别对注入错误后的编码进行解码，再对解码结果进行对位相减比较，得到解码比较结果，即验证结果，解决了传统在ModelSim仿真平台下输入有限组数据进行RS编解码器验证方法的不足的问题。
-
Patent Agency Ranking
公开(公告)号：CN111313869A
公开(公告)日：2020-06-19
申请号：CN202010066228.6
申请日：2020-01-20
Applicant: 西安微电子技术研究所
IPC: H03K5/1252
Abstract: 本发明提出一种千兆以太网收发器的时钟切换电路，该电路通过三级同步及互锁机制实现了不同时钟域的平滑切换，不仅避免了跨时钟域时钟切换产生毛刺和亚稳态的风险、保证了电路功能的正确性，而且在复位期间能够提供正确的输出时钟，保证了芯片在复位期间的逻辑功能。
-
公开(公告)号：CN109245855A
公开(公告)日：2019-01-18
申请号：CN201810975876.6
申请日：2018-08-24
Applicant: 西安微电子技术研究所
Abstract: 本发明提供一种RS编解码器的覆盖性验证方法及系统，包括编码验证和解码验证，编码验证时将RS编码器覆盖性的激励源分别通过ModelSim仿真平台和Simulink仿真平台的两种RS编码器编码，然后将两种编码结果进行对位相减比较，得到编码比较结果，即验证结果；解码验证时，对其中一种RS编码器编码进行错误激励，对其编码内注入设定的错误类型和个数，然后分别通过ModelSim仿真平台和Simulink仿真平台的RS解码器分别对注入错误后的编码进行解码，再对解码结果进行对位相减比较，得到解码比较结果，即验证结果，解决了传统在ModelSim仿真平台下输入有限组数据进行RS编解码器验证方法的不足的问题。
-
公开(公告)号：CN107231319A
公开(公告)日：2017-10-03
申请号：CN201710581702.7
申请日：2017-07-17
Applicant: 西安微电子技术研究所
IPC: H04L12/931
CPC classification number: H04L49/352 , H04L49/357 , H04L49/40
Abstract: 本发明公开了一种基于AMBA‑AHB总线的千兆网络控制电路，包括PC机、AMBA‑AHB总线模块、MAC控制器、变压器和光收发器，所述PC机经过DMA模块与所述AMBA‑AHB总线模块连接，所述AMBA‑AHB总线模块经过所述MAC控制器分两路，分别与所述变压器和光收发器连接，所述DMA模块还经过存储管理模块与所述MAC控制器连接。基于AMBA‑AHB总线的千兆网络控制电路不仅实现了总线传输速率1Gbps、主机接口传输速率5GT/s的性能指标，而且明显的节约了布线资源，减小了芯片面积，降低了芯片功耗。
-
公开(公告)号：CN119758042A
公开(公告)日：2025-04-04
申请号：CN202510101315.3
申请日：2025-01-22
Applicant: 西安微电子技术研究所
IPC: G01R31/28
Abstract: 本发明涉及一种以太网交换器动态老炼方法及系统，旨在于解决缺少一种针对以太网交换器的动态老炼方案的技术问题。方法包括确定电路最大功耗，根据功耗确定端口回环路径，配置回环控制路径表及VLAN端口控制表，输入数据进行老炼测试。系统涵盖数据获取、回环路径确定、配置和测试模块。该方案通过综合考虑环境温度、封装热阻、芯片结温及电路功耗，选择合适的回环路径，实现广播帧在各端口的依次循环转发，提高测试效率和准确性，确保以太网交换器的稳定性和可靠性，填补了以太网交换器动态老炼领域的技术空白。
-
公开(公告)号：CN118540288A
公开(公告)日：2024-08-23
申请号：CN202410762775.6
申请日：2024-06-13
Applicant: 西安微电子技术研究所
IPC: H04L47/6275
Abstract: 本发明属于时间敏感网络技术领域，涉及一种面向时间敏感网络混合流量的调度转发方法和系统。通过获取各队列数据的优先级，通过门控调度算法获取各队列数据的当前的门控状态，对于门控状态为开的队列数据，依据严格优先级调度算法优先发送优先级高的队列数据，数据发送过程中，前一帧数据发送完毕再进行下一帧数据的发送，保证了数据帧发送的完整性。次优先级数据执行CBS调度算法进行数据发送，有利于兼顾低优先级的数据的发送，避免了较高优先级队列数据发送完毕前，较低优先级队列的数据无法发送的问题。本发明兼顾了严格优先级调度算法、门控调度算法和CBS调度算法的优势，对不同优先级队列进行高效的调度，保证了数据帧的实时性和转发的高效性。
-
-
-
-
-
-
-
-
-
Search Results
31
records
(took 0.028 seconds)
