公开(公告)号：CN104682870A

公开(公告)日：2015-06-03

申请号：CN201410686907.8

申请日：2014-11-25

Applicant: 精工爱普生株式会社

Inventor： 伊藤久浩 ,  降矢安成 ,  牧内佳树 ,  小林等

IPC: H03B5/04

CPC classification number: H03B5/366 ,  H03B2200/004 ,  H03B2200/0062 ,  H03B2201/0208

Abstract: 本发明提供振荡电路、振荡器、电子设备以及移动体，能够确保频率变化相对于控制电压变化的直线性来扩大频率可变范围，且能够抑制电路规模的增加。振荡电路可以包含：振荡用放大电路，其连接有振荡元件而生成振荡信号；以及多个MOS型可变电容元件，它们的两端子中的一端与振荡用放大电路电连接，多个MOS型可变电容元件各自的阈值电压不同，各MOS型可变电容元件的一个端子被施加控制电压，另一个端子被施加基准电压。在多个MOS型可变电容元件中，栅电极下方的半导体层中的杂质掺入量分别不同。

公开(公告)号：CN100520970C

公开(公告)日：2009-07-29

申请号：CN200510088880.3

申请日：2005-07-29

Applicant: 精工爱普生株式会社

Inventor： 小平觉 ,  小林等 ,  前村公博

IPC: G11C16/02 ,  G11C16/10 ,  H01L27/115 ,  H01L21/8247

CPC classification number: G11C16/0433

Abstract: 本发明提供可以降低功耗，并防止非易失性存储元件毁损的非易失性存储装置及其数据写入方法。各存储单元(300)包括非易失性存储元件(310)和字线开关WLS，各字线连接排列在行方向X的存储单元(300)的字线开关WLS的栅电极，各位线连接排列在列方向Y的存储单元(300)的字线开关WLS，各第一控制栅极线CG11连接各存储单元块内的M个存储单元(300)的非易失性存储元件(310)的控制栅电极，当对期望的存储单元(300)进行数据写入时，将字线写入电压施加在与期望的存储单元(300)对应的字线上，使存储单元(300)的字线开关WLS为ON，并且将位线写入电压施加在连接到存储单元(300)的位线上，向配置在存储单元块中的第一控制栅极线CG11施加控制栅极线写入电压。

公开(公告)号：CN101320723A

公开(公告)日：2008-12-10

申请号：CN200810126251.9

申请日：2005-09-08

Applicant: 精工爱普生株式会社

Inventor： 前村公博 ,  小林等 ,  中岛忠俊 ,  小平觉

IPC: H01L23/522 ,  H01L23/528 ,  H01L23/552 ,  H01L27/115

CPC classification number: H01L23/552 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 本发明提供一种遮光效果好、可靠性高，而且有助于实现半导体装置的微型化的半导体装置。该半导体装置包括：具有被遮光区域(10A)的半导体层(10)；设于该被遮光区域(10A)的该半导体层(10)上的半导体器件(100、120)；设于该半导体器件(100、120)上面的第一层间绝缘层(40)；设于该第一层间绝缘层上面的多个第一遮光层(44)；至少设于第一遮光层(44)上面的第二层间层间绝缘层(50)；以及设置在该第二层间绝缘层(50)的上面、并且具有预定图案的第二遮光层(54)，其中，该第二遮光层(54)具有至少位于相邻的该第一遮光层(44)之间的图案。

公开(公告)号：CN100409426C

公开(公告)日：2008-08-06

申请号：CN200510102540.1

申请日：2005-09-08

Applicant: 精工爱普生株式会社

Inventor： 前村公博 ,  小林等 ,  中岛忠俊 ,  小平觉

IPC: H01L21/768 ,  H01L21/60

CPC classification number: H01L23/552 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 本发明提供一种遮光效果好、可靠性高，而且有助于实现半导体装置的微型化的半导体装置。该半导体装置包括：具有被遮光区域(10A)的半导体层(10)；设于该被遮光区域(10A)的该半导体层(10)上的半导体器件(100、120)；设于该半导体器件(100、120)上面的第一层间绝缘层(40)；设于该第一层间绝缘层上面的多个第一遮光层(44)；至少设于第一遮光层(44)上面的第二层间层间绝缘层(50)；以及设置在该第二层间绝缘层(50)的上面、并且具有预定图案的第二遮光层(54)，其中，该第二遮光层(54)具有至少位于相邻的该第一遮光层(44)之间的图案。

公开(公告)号：CN1182539C

公开(公告)日：2004-12-29

申请号：CN02124364.6

申请日：2002-06-13

Applicant: 精工爱普生株式会社

Inventor： 小平觉 ,  上原正也 ,  小林等 ,  熊谷敬

IPC: G11C29/00 ,  H01L21/66 ,  G01R31/28

CPC classification number: G11C29/48 ,  G11C29/20

Abstract: 提供在老化筛选中，能防止由于地址端子和数据输入(输入输出)端子等受损而导致的成品率下降的半导体存储器。在老化筛选状态中，SRAM芯片以基于计数器(T触发器(120-0～120-17))的来自外部的时钟信号的计数为基础，生成地址(A0′)信号～地址(A18′)信号。通过用解码器把该地址信号解码，来选择构成存储单元阵列的各存储单元(MC)的地址。然后，以来自T触发器(120-18)的输出端子(Q18)的信号为基础，生成数据(D1′)信号～数据(D16′)信号。通过把该数据信号的数据写入所选择的存储单元(MC)中，来进行老化筛选。

公开(公告)号：CN105471390A

公开(公告)日：2016-04-06

申请号：CN201510599074.6

申请日：2015-09-18

Applicant: 精工爱普生株式会社

Inventor： 小林等 ,  牧内佳树 ,  安井健

IPC: H03B5/32 ,  H01L21/822 ,  H01L27/04

Abstract: 半导体电路、振荡器、电子设备以及移动体，能够减少振荡电路的信号与输出电路的信号之间的干扰而造成的输出信号的特性劣化。半导体电路(3)在半导体基板(100)上具有：振荡电路(4)；输出电路(5)，其被输入来自振荡电路(4)的振荡信号(21)，输出振荡信号(22)；以及直流电路(6)，其被输入基于电源电压的电压，输出直流电压和直流电流中的至少一方。俯视半导体基板(100)时，直流电路(6)配置于振荡电路(4)与输出电路(5)之间。

公开(公告)号：CN105305965A

公开(公告)日：2016-02-03

申请号：CN201510431227.6

申请日：2015-07-21

Applicant: 精工爱普生株式会社

Inventor： 野村昌生 ,  小林等

IPC: H03B5/32

CPC classification number: H03B5/12 ,  H03B5/04 ,  H03B2200/0022 ,  H03B2200/0026

Abstract: 本发明提供半导体电路元件、电子设备以及移动体，其防止构成半导体电路(振荡用电路)的静电电容元件与电感元件之间的电磁耦合所造成的振荡频率的变动。具备：半导体电路(30)，其设置在半导体基板(10)的主面(10a)上；以及薄膜电路元件(40)，其具有导电性的薄膜，并且配置在半导体基板(10)的主面(10a)侧，半导体电路(30)在俯视时设置于薄膜电路元件(40)与半导体基板(10)的外周部(10b)之间。

公开(公告)号：CN1747148A

公开(公告)日：2006-03-15

申请号：CN200510102540.1

申请日：2005-09-08

Applicant: 精工爱普生株式会社

Inventor： 前村公博 ,  小林等 ,  中岛忠俊 ,  小平觉

IPC: H01L21/768 ,  H01L21/60

CPC classification number: H01L23/552 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 本发明提供一种遮光效果好、可靠性高，而且有助于实现半导体装置的微型化的半导体装置。该半导体装置包括：具有被遮光区域(10A)的半导体层(10)；设于该被遮光区域(10A)的该半导体层(10)上的半导体器件(100、120)；设于该半导体器件(100、120)上面的第一层间绝缘层(40)；设于该第一层间绝缘层上面的多个第一遮光层(44)；至少设于第一遮光层(44)上面的第二层间层间绝缘层(50)；以及设置在该第二层间绝缘层(50)的上面、并且具有预定图案的第二遮光层(54)，其中，该第二遮光层(54)具有至少位于相邻的该第一遮光层(44)之间的图案。

公开(公告)号：CN1747068A

公开(公告)日：2006-03-15

申请号：CN200510088880.3

申请日：2005-07-29

Applicant: 精工爱普生株式会社

Inventor： 小平觉 ,  小林等 ,  前村公博

IPC: G11C16/02 ,  G11C16/10 ,  H01L27/115 ,  H01L21/8247

CPC classification number: G11C16/0433

Abstract: 本发明提供可以降低功耗，并防止非易失性存储元件毁损的非易失性存储装置及其数据写入方法。各存储单元(300)包括非易失性存储元件(310)和字线开关WLS，各字线连接排列在行方向X的存储单元(300)的字线开关WLS的栅电极，各位线连接排列在列方向Y的存储单元(300)的字线开关WLS，各第一控制栅极线CG11连接各存储单元块内的M个存储单元(300)的非易失性存储元件(310)的控制栅电极，当对期望的存储单元(300)进行数据写入时，将字线写入电压施加在与期望的存储单元(300)对应的字线上，使存储单元(300)的字线开关WLS为ON，并且将位线写入电压施加在连接到存储单元(300)的位线上，向配置在存储单元块中的第一控制栅极线CG11施加控制栅极线写入电压。