公开(公告)号：CN104733324B

公开(公告)日：2017-06-09

申请号：CN201510124930.2

申请日：2015-03-20

Applicant: 电子科技大学

Inventor： 邓小川 ,  萧寒 ,  户金豹 ,  申华军 ,  李妍月 ,  唐亚超 ,  甘志 ,  梁坤元 ,  张波

IPC: H01L21/336

Abstract: 本发明涉及半导体制造工艺，特别涉及一种碳化硅UMOS器件的栅槽制作方法。本发明的碳化硅器件的栅槽制作方法，主要是：根据栅槽区域窗口对碳化硅外延片上的介质层进行刻蚀，在刻蚀中保留碳化硅上表面部分介质层，然后采用腐蚀工艺对该部分介质层进行腐蚀，使介质层与碳化硅外延片的接触区域形成圆滑的弧形，从而使碳化硅外延片在刻蚀后能形成侧壁陡直、无微沟槽且底脚圆滑的碳化硅栅槽结构。本发明的有益效果为，得到了侧壁陡直、无微沟槽且底脚圆滑的碳化硅栅槽结构，减小了槽栅底部的电场集中效应，提高了器件击穿性能和可靠性。本发明尤其适用于碳化硅器件栅槽结构制作。

公开(公告)号：CN104967096A

公开(公告)日：2015-10-07

申请号：CN201510456262.3

申请日：2015-07-29

Applicant: 电子科技大学

Inventor： 乔明 ,  陈钢 ,  李阳 ,  李妍月 ,  张晓菲 ,  张波

IPC: H02H5/04

Abstract: 本发明公开了一种用于高边功率开关的过温保护电路，具体包括：基准电压产生模块、温度检测模块、输出控制及整形模块、正反馈迟滞模块以及保护模块；基准电压产生模块产生与温度和电源电压无关的稳定电压；温度检测模块将温度信号转化为电压信号；输出控制及整形模块根据检测信号的变化输出过温控制信号；正反馈迟滞模块根据过温输出控制信号调节温度检测信号，实现温度迟滞；本发明提出的过温保护电路可用于高边功率开关等功率集成电路中，热关断阈值点不会随着电源电压的变化而变化，同时本发明能和不同输入控制电平的功率开关电路很好的兼容，适用于各种幅值输入控制电平的高边功率开关电路中。

公开(公告)号：CN104733324A

公开(公告)日：2015-06-24

申请号：CN201510124930.2

申请日：2015-03-20

Applicant: 电子科技大学

Inventor： 邓小川 ,  萧寒 ,  户金豹 ,  申华军 ,  李妍月 ,  唐亚超 ,  甘志 ,  梁坤元 ,  张波

IPC: H01L21/336

Abstract: 本发明涉及半导体制造工艺，特别涉及一种碳化硅UMOS器件的栅槽制作方法。本发明的碳化硅器件的栅槽制作方法，主要是：根据栅槽区域窗口对碳化硅外延片上的介质层进行刻蚀，在刻蚀中保留碳化硅上表面部分介质层，然后采用腐蚀工艺对该部分介质层进行腐蚀，使介质层与碳化硅外延片的接触区域形成圆滑的弧形，从而使碳化硅外延片在刻蚀后能形成侧壁陡直、无微沟槽且底脚圆滑的碳化硅栅槽结构。本发明的有益效果为，得到了侧壁陡直、无微沟槽且底脚圆滑的碳化硅栅槽结构，减小了槽栅底部的电场集中效应，提高了器件击穿性能和可靠性。本发明尤其适用于碳化硅器件栅槽结构制作。

公开(公告)号：CN104851782B

公开(公告)日：2018-01-19

申请号：CN201510164939.6

申请日：2015-04-09

Applicant: 电子科技大学

Inventor： 邓小川 ,  李妍月 ,  户金豹 ,  申华军 ,  萧寒 ,  唐亚超 ,  梁坤元 ,  甘志

IPC: H01L21/04

Abstract: 本发明属于半导体功率器件技术领域。为了克服现有方法制作的SiC UMOSFET器件栅槽侧壁陡直性低、底部具有子沟槽及表面粗糙度高的缺点，提供一种4H‑SiC UMOSFET栅槽的制作方法。该方法包括：首先在位于半导体衬底上的半导体外延层表面形成第一介质层，半导体外延层的材料为碳化硅；在第一介质层表面生长第二介质层；在第二介质层上涂覆光刻胶，以光刻胶为掩膜刻蚀第二介质层，形成栅槽区域窗口；去胶后，以第二介质层为掩膜刻蚀第一介质层；清除第二介质层，以第一介质层作为刻蚀栅槽掩膜，利用ICP技术对半导体外延层进行刻蚀栅槽，刻蚀气体包括SF6、O2及Ar，SF6和Ar的气体流量比例为2:1，O2含量为45％～50％；清除第一介质层形成U型栅槽；适用于制作SiC UMOSFET栅槽。

公开(公告)号：CN105161534A

公开(公告)日：2015-12-16

申请号：CN201510388855.0

申请日：2015-07-02

Applicant: 电子科技大学

Inventor： 邓小川 ,  萧寒 ,  李妍月 ,  唐亚超 ,  甘志 ,  梁坤元 ,  张波

IPC: H01L29/78 ,  H01L29/06 ,  H01L21/336

CPC classification number: H01L29/7802 ,  H01L29/0607 ,  H01L29/66068

Abstract: 本发明属于半导体技术，具体的说是涉及一种碳化硅VDMOS器件及其制作方法。本发明所述碳化硅VDMOS器件包括：碳化硅N型重掺杂衬底，碳化硅N型重掺杂衬底上方的第一碳化硅N-外延层，第一碳化硅N-外延层中的埋介质槽，第二碳化硅N-外延层，位于第二碳化硅N-外延层上部的Pbase区，Pbase区中碳化硅P+接触区和N+源区形成的源极，多晶硅栅极，多晶硅与半导体之间的二氧化硅介质。本发明通过在碳化硅VDMOS器件JFET区下部引入埋介质槽，优化了碳化硅VDMOS器件栅氧电场，提高了器件的可靠性。

公开(公告)号：CN104967094A

公开(公告)日：2015-10-07

申请号：CN201510454508.3

申请日：2015-07-29

Applicant: 电子科技大学

Inventor： 乔明 ,  陈钢 ,  李妍月 ,  李阳 ,  张波

IPC: H02H5/04

Abstract: 本发明公开了一种过温保护电路，包括：恒定电流产生电路，输出控制电路，输出整形电路，NPN晶体管Q0为控制开关管，滞回控制管M4管既可以为NMOS管也可以为PMOS管，通过过温后引入额外的电流实现温度的滞回，且可以通过调节M4管的宽长比设置滞回温度的大小，本发明提出的过温保护电路结构简单，无需任何高精度的电压比较器，所用器件数量少，输出精度高，能准确的在热关断温度阈值点产生关断信号，便于调试，且具有温度滞回功能，滞回温度设置灵活，防止热振荡现象的产生，非常适合于在电源和驱动电路等芯片中使用。

公开(公告)号：CN104952917A

公开(公告)日：2015-09-30

申请号：CN201510390302.9

申请日：2015-07-03

Applicant: 电子科技大学

Inventor： 邓小川 ,  李妍月 ,  陈茜茜 ,  张波

IPC: H01L29/43 ,  H01L29/78 ,  H01L29/423

CPC classification number: H01L29/7802 ,  H01L29/42316 ,  H01L29/43

Abstract: 本发明属于半导体技术领域，具体的说是涉及一种碳化硅VDMOS器件。本发明针对SiC VDMOS器件提供的复合栅介质结构，在沟道上方采用高介电常数栅介质/SiO2堆垛结构，JFET区上方全部采用SiO2，沟道和JFET区上方栅介质总物理厚度相同。当器件处于正向导通状态时，在栅介质中引入高介电常数材料会使栅介质物理厚度增大，因此可降低栅介质中电场强度，同时不会增大阈值电压；当器件处于阻断状态时，表面电场强度最大处位于JFET区，该区上方厚的SiO2可降低表面电场最大值，从而降低SiO2中电场强度。本发明通过降低栅介质中电场强度来减小SiC VDMOS器件中FN隧穿电流，有效提高栅氧化层可靠性。

公开(公告)号：CN104851782A

公开(公告)日：2015-08-19

申请号：CN201510164939.6

申请日：2015-04-09

Applicant: 电子科技大学

Inventor： 邓小川 ,  李妍月 ,  户金豹 ,  申华军 ,  萧寒 ,  唐亚超 ,  梁坤元 ,  甘志

IPC: H01L21/04

CPC classification number: H01L21/049

Abstract: 本发明属于半导体功率器件技术领域。为了克服现有方法制作的SiC UMOSFET器件栅槽侧壁陡直性低、底部具有子沟槽及表面粗糙度高的缺点，提供一种4H-SiC UMOSFET栅槽的制作方法。该方法包括：首先在位于半导体衬底上的半导体外延层表面形成第一介质层，半导体外延层的材料为碳化硅；在第一介质层表面生长第二介质层；在第二介质层上涂覆光刻胶，以光刻胶为掩膜刻蚀第二介质层，形成栅槽区域窗口；去胶后，以第二介质层为掩膜刻蚀第一介质层；清除第二介质层，以第一介质层作为刻蚀栅槽掩膜，利用ICP技术对半导体外延层进行刻蚀栅槽，刻蚀气体包括SF6、O2及Ar，SF6和Ar的气体流量比例为2:1，O2含量为45％～50％；清除第一介质层形成U型栅槽；适用于制作SiC UMOSFET栅槽。