公开(公告)号：CN104851782B

公开(公告)日：2018-01-19

申请号：CN201510164939.6

申请日：2015-04-09

Applicant: 电子科技大学

Inventor： 邓小川 ,  李妍月 ,  户金豹 ,  申华军 ,  萧寒 ,  唐亚超 ,  梁坤元 ,  甘志

IPC: H01L21/04

Abstract: 本发明属于半导体功率器件技术领域。为了克服现有方法制作的SiC UMOSFET器件栅槽侧壁陡直性低、底部具有子沟槽及表面粗糙度高的缺点，提供一种4H‑SiC UMOSFET栅槽的制作方法。该方法包括：首先在位于半导体衬底上的半导体外延层表面形成第一介质层，半导体外延层的材料为碳化硅；在第一介质层表面生长第二介质层；在第二介质层上涂覆光刻胶，以光刻胶为掩膜刻蚀第二介质层，形成栅槽区域窗口；去胶后，以第二介质层为掩膜刻蚀第一介质层；清除第二介质层，以第一介质层作为刻蚀栅槽掩膜，利用ICP技术对半导体外延层进行刻蚀栅槽，刻蚀气体包括SF6、O2及Ar，SF6和Ar的气体流量比例为2:1，O2含量为45％～50％；清除第一介质层形成U型栅槽；适用于制作SiC UMOSFET栅槽。

公开(公告)号：CN104851782A

公开(公告)日：2015-08-19

申请号：CN201510164939.6

申请日：2015-04-09

Applicant: 电子科技大学

Inventor： 邓小川 ,  李妍月 ,  户金豹 ,  申华军 ,  萧寒 ,  唐亚超 ,  梁坤元 ,  甘志

IPC: H01L21/04

CPC classification number: H01L21/049

Abstract: 本发明属于半导体功率器件技术领域。为了克服现有方法制作的SiC UMOSFET器件栅槽侧壁陡直性低、底部具有子沟槽及表面粗糙度高的缺点，提供一种4H-SiC UMOSFET栅槽的制作方法。该方法包括：首先在位于半导体衬底上的半导体外延层表面形成第一介质层，半导体外延层的材料为碳化硅；在第一介质层表面生长第二介质层；在第二介质层上涂覆光刻胶，以光刻胶为掩膜刻蚀第二介质层，形成栅槽区域窗口；去胶后，以第二介质层为掩膜刻蚀第一介质层；清除第二介质层，以第一介质层作为刻蚀栅槽掩膜，利用ICP技术对半导体外延层进行刻蚀栅槽，刻蚀气体包括SF6、O2及Ar，SF6和Ar的气体流量比例为2:1，O2含量为45％～50％；清除第一介质层形成U型栅槽；适用于制作SiC UMOSFET栅槽。

公开(公告)号：CN104733324B

公开(公告)日：2017-06-09

申请号：CN201510124930.2

申请日：2015-03-20

Applicant: 电子科技大学

Inventor： 邓小川 ,  萧寒 ,  户金豹 ,  申华军 ,  李妍月 ,  唐亚超 ,  甘志 ,  梁坤元 ,  张波

IPC: H01L21/336

Abstract: 本发明涉及半导体制造工艺，特别涉及一种碳化硅UMOS器件的栅槽制作方法。本发明的碳化硅器件的栅槽制作方法，主要是：根据栅槽区域窗口对碳化硅外延片上的介质层进行刻蚀，在刻蚀中保留碳化硅上表面部分介质层，然后采用腐蚀工艺对该部分介质层进行腐蚀，使介质层与碳化硅外延片的接触区域形成圆滑的弧形，从而使碳化硅外延片在刻蚀后能形成侧壁陡直、无微沟槽且底脚圆滑的碳化硅栅槽结构。本发明的有益效果为，得到了侧壁陡直、无微沟槽且底脚圆滑的碳化硅栅槽结构，减小了槽栅底部的电场集中效应，提高了器件击穿性能和可靠性。本发明尤其适用于碳化硅器件栅槽结构制作。

公开(公告)号：CN104733324A

公开(公告)日：2015-06-24

申请号：CN201510124930.2

申请日：2015-03-20

Applicant: 电子科技大学

Inventor： 邓小川 ,  萧寒 ,  户金豹 ,  申华军 ,  李妍月 ,  唐亚超 ,  甘志 ,  梁坤元 ,  张波

IPC: H01L21/336

Abstract: 本发明涉及半导体制造工艺，特别涉及一种碳化硅UMOS器件的栅槽制作方法。本发明的碳化硅器件的栅槽制作方法，主要是：根据栅槽区域窗口对碳化硅外延片上的介质层进行刻蚀，在刻蚀中保留碳化硅上表面部分介质层，然后采用腐蚀工艺对该部分介质层进行腐蚀，使介质层与碳化硅外延片的接触区域形成圆滑的弧形，从而使碳化硅外延片在刻蚀后能形成侧壁陡直、无微沟槽且底脚圆滑的碳化硅栅槽结构。本发明的有益效果为，得到了侧壁陡直、无微沟槽且底脚圆滑的碳化硅栅槽结构，减小了槽栅底部的电场集中效应，提高了器件击穿性能和可靠性。本发明尤其适用于碳化硅器件栅槽结构制作。