-
公开(公告)号：CN117785119A
公开(公告)日：2024-03-29
申请号：CN202311164289.6
申请日：2023-09-11
Applicant: 瑞萨电子株式会社
IPC: G06F7/544 , G06F7/523 , G06N3/0464 , G06N3/063 , G06F13/28
Abstract: 本公开涉及一种半导体装置。第二存储器具有可并行访问的n个存储体，并且存储像素数据。输入DMA控制器通过使用n个输入通道将被存储在第二存储器中的像素数据分别传送到n个乘法‑累加单元。顺序控制器控制输入DMA控制器，以使第一输入通道将输入存储体的第一像素空间中的像素数据传送到第一乘法‑累加单元，并且使第二输入通道将同一输入存储体的第二像素空间中的像素数据传送到第二乘法‑累加单元。
-
公开(公告)号：CN117540781A
公开(公告)日：2024-02-09
申请号：CN202310879911.5
申请日：2023-07-18
Applicant: 瑞萨电子株式会社
IPC: G06N3/063 , G06N3/0464 , G06F7/523 , G06F13/28
Abstract: 提供了一种能够缩短神经网络的处理时间的半导体装置。存储器存储被压缩的权重参数。多个乘法累加器对多个像素数据和多个权重参数执行乘法‑累加操作。解压缩器将被存储在存储器中的被压缩的权重参数恢复为多个权重参数。用于权重参数的存储器存储由解压缩器恢复的多个权重参数。DMA控制器经由解压缩器将多个权重参数从存储器传送到用于权重参数的存储器。序列控制器在写入定时下将被存储在用于权重参数的存储器中的多个权重参数写入到权重参数缓冲器中。
-
Patent Agency Ranking
公开(公告)号：CN116151321A
公开(公告)日：2023-05-23
申请号：CN202211400650.6
申请日：2022-11-09
Applicant: 瑞萨电子株式会社
IPC: G06N3/0464 , G06N3/063
Abstract: 本公开涉及半导体装置。根据一个实施例的半导体装置执行神经网络处理。第一移位寄存器通过经由数位移位对从第一缓冲器顺序输入的多个输出数据进行量化来顺序生成多个量化输入数据。乘积和运算器通过对多个参数以及来自第一移位寄存器的多个量化输入数据执行乘积和运算来生成运算数据。第二移位寄存器通过经由数位移位对来自乘积和运算器的运算数据进行逆量化来生成输出数据，并且将输出数据存储在第一缓冲器中。
-
公开(公告)号：CN107993187B
公开(公告)日：2021-07-20
申请号：CN201711366433.9
申请日：2012-12-07
Applicant: 瑞萨电子株式会社
IPC: G06T1/60
Abstract: 本公开涉及半导体装置和图像处理方法。根据本公开，一种图像处理设备，包括：图像处理单元，其根据一个图像数据计算两种类型的图像数据并且输出计算的图像数据；数据组合单元，其组合从所述图像处理单元提供的两种类型的数据并且向一个端子输出组合数据；输出缓存器，其根据从用于仲裁总线的总线仲裁装置提供的指令，调节所述组合数据的输出定时；以及数据分布单元，其根据外部组合分布指令，以组合数据的形式向所述总线输出从输出缓存器输出的组合数据，或者分布所述组合数据并且将分布的数据输出到所述总线。
-
公开(公告)号：CN110543938A
公开(公告)日：2019-12-06
申请号：CN201910442055.0
申请日：2019-05-24
Applicant: 瑞萨电子株式会社
Abstract: 本申请涉及半导体装置和存储器访问设定方法。对存储器访问的限制降低了在卷积神经网络中的卷积处理期间的相关技术半导体装置的计算能力。根据本发明的一个方面的半导体装置包括加速器部分，加速器部分通过使用具有能够在单个存储体的基础上改变读取/写入状态的多个存储体的存储器来对包括在卷积神经网络中的多个中间层执行计算。加速器部分包括网络层控制部分，网络层控制部分根据包括在卷积神经网络中的中间层的输入数据和输出数据的传送量和传送速率，以改变分配给存储中间层的输入数据或输出数据的存储体的读取/写入状态的方式来控制存储器控制部分。
-
公开(公告)号：CN107993187A
公开(公告)日：2018-05-04
申请号：CN201711366433.9
申请日：2012-12-07
Applicant: 瑞萨电子株式会社
IPC: G06T1/60
CPC classification number: H04N5/77 , G06T1/20 , G06T1/60 , G06T2200/28 , H04N5/23229 , H04N5/265 , H04N5/91
Abstract: 本公开涉及半导体装置和图像处理方法。根据本公开，一种图像处理设备，包括：图像处理单元，其根据一个图像数据计算两种类型的图像数据并且输出计算的图像数据；数据组合单元，其组合从所述图像处理单元提供的两种类型的数据并且向一个端子输出组合数据；输出缓存器，其根据从用于仲裁总线的总线仲裁装置提供的指令，调节所述组合数据的输出定时；以及数据分布单元，其根据外部组合分布指令，以组合数据的形式向所述总线输出从输出缓存器输出的组合数据，或者分布所述组合数据并且将分布的数据输出到所述总线。
-
公开(公告)号：CN103176928B
公开(公告)日：2018-01-16
申请号：CN201210529893.X
申请日：2012-12-07
Applicant: 瑞萨电子株式会社
IPC: G06F13/18
CPC classification number: H04N5/77 , G06T1/20 , G06T1/60 , G06T2200/28 , H04N5/23229 , H04N5/265 , H04N5/91
Abstract: 本公开涉及半导体装置和图像处理方法。根据本公开，一种图像处理设备包括：图像处理单元，其根据一个图像数据计算两种类型的图像数据并且输出计算的图像数据；数据组合单元，其组合从所述图像处理单元提供的两种类型的数据并且向一个端子输出组合数据；输出缓存器，其根据从用于仲裁总线的总线仲裁装置提供的指令，调节所述组合数据的输出定时；以及数据分布单元，其根据外部组合分布指令，以组合数据的形式向所述总线输出从输出缓存器输出的组合数据，或者分布所述组合数据并且将分布的数据输出到所述总线。
-
-
-
-
-
-
Search Results
17
records
(took 0.037 seconds)
