-
Patent Agency Ranking
公开(公告)号：CN117540781A
公开(公告)日：2024-02-09
申请号：CN202310879911.5
申请日：2023-07-18
Applicant: 瑞萨电子株式会社
IPC: G06N3/063 , G06N3/0464 , G06F7/523 , G06F13/28
Abstract: 提供了一种能够缩短神经网络的处理时间的半导体装置。存储器存储被压缩的权重参数。多个乘法累加器对多个像素数据和多个权重参数执行乘法‑累加操作。解压缩器将被存储在存储器中的被压缩的权重参数恢复为多个权重参数。用于权重参数的存储器存储由解压缩器恢复的多个权重参数。DMA控制器经由解压缩器将多个权重参数从存储器传送到用于权重参数的存储器。序列控制器在写入定时下将被存储在用于权重参数的存储器中的多个权重参数写入到权重参数缓冲器中。
-
公开(公告)号：CN120017822A
公开(公告)日：2025-05-16
申请号：CN202411502431.8
申请日：2024-10-25
Applicant: 瑞萨电子株式会社
IPC: H04N17/00
Abstract: 本公开涉及半导体器件。提供了能够验证是否成功从传感器正确获取图像数据的半导体器件。半导体器件包括：接收接口电路，接收分别包括多个行数据的多个分组，并且输出通过将行同步信号与多个行数据中的每一者链接而生成的图像复合信号；以及捕获电路，被提供在接收接口电路的后续阶段。捕获电路包括：行计数器，接收图像复合信号中包括的行同步信号作为其输入，并且对行同步信号的输入的次数进行计数；以及比较器，将由行计数器计数的计数值与行数的预设预期值进行比较，并且如果计数值和预期值彼此不匹配，则输出误差信号。
-
公开(公告)号：CN118803445A
公开(公告)日：2024-10-18
申请号：CN202410429412.0
申请日：2024-04-10
Applicant: 瑞萨电子株式会社
Abstract: 一种半导体器件或图像处理系统包括接口电路和信道复合电路。接口电路输出包括第k行的行数据的第一分组，第k行的行数据被包括在第一信道的图像数据中，并且然后输出包括第k行的行数据的第二分组，第k行的行数据被包括在第二信道的图像数据中。信道组合电路将包括在第一信道的图像数据中的第k行的行数据写入存储器、写入第一地址区域，并且然后将包括在第二信道的图像数据中的第k行的行数据写入与第一地址区域连续的第二地址区域。
-
公开(公告)号：CN115470896A
公开(公告)日：2022-12-13
申请号：CN202210560668.6
申请日：2022-05-23
Applicant: 瑞萨电子株式会社
Abstract: 本公开涉及一种半导体装置。该半导体装置执行神经网络的处理。存储器MEM1保持多个像素值和j个压缩的加权因子。解压缩器DCMP将j个压缩的加权因子恢复为k(k≥j)个未压缩的加权因子。DMA控制器DMAC1从存储器MEM1中读取j个压缩的加权因子并将它们传送到解压缩器DCMP。累加器单元ACCU中的n(n＞k)个累加器将多个像素值和k个未压缩的加权因子相乘，以将相乘的结果累加并添加到时间序列中。设置在解压缩器DCMP和累加器单元ACCU之间的开关电路SW1基于由标识符表示的对应关系来将由解压缩器DCMP恢复的k个未压缩的加权因子传送到n个累加器。
-
公开(公告)号：CN116156340A
公开(公告)日：2023-05-23
申请号：CN202211369912.7
申请日：2022-11-03
Applicant: 瑞萨电子株式会社
Abstract: 本公开涉及一种半导体装置和图像处理系统。半导体装置包括图像信号处理器、缩放器和ROI(感兴趣区域)控制器。该图像信号处理器执行包括去马赛克处理的图像处理，并且将图像处理之后的图像存储到存储器中。该缩放器减小所捕获的来自该图像传感器的图像以生成减小的整个图像，并且使图像信号处理器对减小的整个图像执行图像处理。该ROI控制器切出所捕获的来自图像传感器的图像的部分区域，以生成ROI图像，并且使图像信号处理器对ROI图像执行图像处理。
-
-
-
-
Search Results
5
records
(took 0.028 seconds)
