-
公开(公告)号：CN113625942A
公开(公告)日：2021-11-09
申请号：CN202110458546.1
申请日：2021-04-27
Applicant: 瑞萨电子株式会社
IPC: G06F3/06
Abstract: 本公开涉及一种半导体器件。该半导体器件执行软件锁步。半导体器件包括：第一电路组，包括在第一地址空间中待被操作的第一知识产权(IP)、第一总线和第一存储器；第二电路组，包括在第二地址空间中待被操作的第二IP、第二总线和第二存储器；可连接至第三存储器的第三总线；以及与第一总线至第三总线耦合的传输控制电路。当软件锁步被执行时，第二电路组将访问地址从第二IP转换到第二存储器，使得第二地址空间中被分配给第二存储器的地址与第一地址空间中被分配给第一存储器的地址相同。
-
公开(公告)号：CN110059043A
公开(公告)日：2019-07-26
申请号：CN201811512155.8
申请日：2018-12-11
Applicant: 瑞萨电子株式会社
Inventor： 小池学
IPC: G06F13/40
Abstract: 本公开的实施例涉及数据处理器及用于控制数据处理器的方法。提供了一种能够在总线访问期间抑制延迟变化的数据处理器。根据一个实施例的数据处理器包括环形总线，多个中继电路被耦合为环状，这些中继电路通过该环形总线耦合至多个总线主机和多个从机。每个中继电路包括：仲裁电路，利用作为相邻中继电路的相邻请求数据包的优先级和最近总线主机的总线请求数据包的优先级来仲裁这些请求数据包，并将仲裁之后的请求数据包输出至下一中继电路；以及优先级调整电路，根据总线请求数据包在到达其目的地之前经过的中继电路的数量来调整总线请求数据包的优先级。
-
Patent Agency Ranking
公开(公告)号：CN110059043B
公开(公告)日：2024-05-28
申请号：CN201811512155.8
申请日：2018-12-11
Applicant: 瑞萨电子株式会社
Inventor： 小池学
IPC: G06F13/40
Abstract: 本公开的实施例涉及数据处理器及用于控制数据处理器的方法。提供了一种能够在总线访问期间抑制延迟变化的数据处理器。根据一个实施例的数据处理器包括环形总线，多个中继电路被耦合为环状，这些中继电路通过该环形总线耦合至多个总线主机和多个从机。每个中继电路包括：仲裁电路，利用作为相邻中继电路的相邻请求数据包的优先级和最近总线主机的总线请求数据包的优先级来仲裁这些请求数据包，并将仲裁之后的请求数据包输出至下一中继电路；以及优先级调整电路，根据总线请求数据包在到达其目的地之前经过的中继电路的数量来调整总线请求数据包的优先级。
-
公开(公告)号：CN116151321A
公开(公告)日：2023-05-23
申请号：CN202211400650.6
申请日：2022-11-09
Applicant: 瑞萨电子株式会社
IPC: G06N3/0464 , G06N3/063
Abstract: 本公开涉及半导体装置。根据一个实施例的半导体装置执行神经网络处理。第一移位寄存器通过经由数位移位对从第一缓冲器顺序输入的多个输出数据进行量化来顺序生成多个量化输入数据。乘积和运算器通过对多个参数以及来自第一移位寄存器的多个量化输入数据执行乘积和运算来生成运算数据。第二移位寄存器通过经由数位移位对来自乘积和运算器的运算数据进行逆量化来生成输出数据，并且将输出数据存储在第一缓冲器中。
-
公开(公告)号：CN107993187B
公开(公告)日：2021-07-20
申请号：CN201711366433.9
申请日：2012-12-07
Applicant: 瑞萨电子株式会社
IPC: G06T1/60
Abstract: 本公开涉及半导体装置和图像处理方法。根据本公开，一种图像处理设备，包括：图像处理单元，其根据一个图像数据计算两种类型的图像数据并且输出计算的图像数据；数据组合单元，其组合从所述图像处理单元提供的两种类型的数据并且向一个端子输出组合数据；输出缓存器，其根据从用于仲裁总线的总线仲裁装置提供的指令，调节所述组合数据的输出定时；以及数据分布单元，其根据外部组合分布指令，以组合数据的形式向所述总线输出从输出缓存器输出的组合数据，或者分布所述组合数据并且将分布的数据输出到所述总线。
-
公开(公告)号：CN107993187A
公开(公告)日：2018-05-04
申请号：CN201711366433.9
申请日：2012-12-07
Applicant: 瑞萨电子株式会社
IPC: G06T1/60
CPC classification number: H04N5/77 , G06T1/20 , G06T1/60 , G06T2200/28 , H04N5/23229 , H04N5/265 , H04N5/91
Abstract: 本公开涉及半导体装置和图像处理方法。根据本公开，一种图像处理设备，包括：图像处理单元，其根据一个图像数据计算两种类型的图像数据并且输出计算的图像数据；数据组合单元，其组合从所述图像处理单元提供的两种类型的数据并且向一个端子输出组合数据；输出缓存器，其根据从用于仲裁总线的总线仲裁装置提供的指令，调节所述组合数据的输出定时；以及数据分布单元，其根据外部组合分布指令，以组合数据的形式向所述总线输出从输出缓存器输出的组合数据，或者分布所述组合数据并且将分布的数据输出到所述总线。
-
公开(公告)号：CN103176928B
公开(公告)日：2018-01-16
申请号：CN201210529893.X
申请日：2012-12-07
Applicant: 瑞萨电子株式会社
IPC: G06F13/18
CPC classification number: H04N5/77 , G06T1/20 , G06T1/60 , G06T2200/28 , H04N5/23229 , H04N5/265 , H04N5/91
Abstract: 本公开涉及半导体装置和图像处理方法。根据本公开，一种图像处理设备包括：图像处理单元，其根据一个图像数据计算两种类型的图像数据并且输出计算的图像数据；数据组合单元，其组合从所述图像处理单元提供的两种类型的数据并且向一个端子输出组合数据；输出缓存器，其根据从用于仲裁总线的总线仲裁装置提供的指令，调节所述组合数据的输出定时；以及数据分布单元，其根据外部组合分布指令，以组合数据的形式向所述总线输出从输出缓存器输出的组合数据，或者分布所述组合数据并且将分布的数据输出到所述总线。
-
-
-
-
-
-
Search Results
7
records
(took 0.024 seconds)
