一种基于时间交错噪声的模数转换器及其应用方法

    公开(公告)号:CN114614824A

    公开(公告)日:2022-06-10

    申请号:CN202210290389.2

    申请日:2022-03-23

    Abstract: 本发明实施例公开了一种基于时间交错噪声的模数转换器及其应用方法,所述模数转换器包括:第一通道转换电路、第二通道转换电路、多路复用器、共享动态放大器、第一反馈误差电路、第二反馈误差电路和前馈误差电路;本发明通过所述双通道转换电路处理待转换电平信号,其中,第一通道转换电路基于第一预设周期接入共模电平,第二通道转换电路基于第二预设周期接入共模电平,从而实现两通道转换电路交错时间进行模数转换。通过共享动态放大器、第一反馈误差电路、第二反馈误差电路和前馈误差电路实现模数转换器全电路使用动态功耗,从而能够随不同的采样频率及过采样率而满足不同的带宽及精度的应用要求。

    一种可调节的电压源及芯片
    12.
    发明公开

    公开(公告)号:CN114489224A

    公开(公告)日:2022-05-13

    申请号:CN202210180086.5

    申请日:2022-02-25

    Abstract: 本发明公开一种可调节的电压源及芯片,该电压源包括电压偏置模块、开关调节模块和NMOS管共栅结构;开关调节模块连接于电压偏置模块和NMOS管共栅结构之间,开关调节模块包括N个通路器件和对应相连接的开关器件,其中,每个开关器件的开闭状态接受外部的相应的控制信号的控制以选通对应通路器件,使得电压偏置模块和NMOS管共栅结构在相应的电量状态下连通;NMOS管共栅结构包括两个共栅结构,该两个共栅结构均与开关调节模块连接,用于在电压偏置模块和NMOS管共栅结构连通后,输出与一个或多个通路器件相适应的基准电压。

    一种混合逻辑电路及其控制方法、芯片

    公开(公告)号:CN114421951A

    公开(公告)日:2022-04-29

    申请号:CN202210177670.5

    申请日:2022-02-24

    Abstract: 本发明公开一种混合逻辑电路及其控制方法、芯片,该混合逻辑电路包括逻辑赋值模块、电压调节模块、上拉晶体管网络和电流源结构;电压调节模块中设置的每个NMOS管的漏极与上拉晶体管网络中设置的相对应的PMOS管的漏极连接;电压调节模块中设置的每个NMOS管的源极与电流源结构中设置的相对应的一个NMOS管的漏极连接;逻辑赋值模块的输出端与电压调节模块中相对应的一个NMOS管的栅极连接;上拉晶体管网络中设置的每个PMOS管的栅极都与电压调节模块中设置的一个运算放大器的输出端连接。

    一种快速起振的晶振电路及控制方法

    公开(公告)号:CN114006615A

    公开(公告)日:2022-02-01

    申请号:CN202111404178.9

    申请日:2021-11-24

    Abstract: 本发明公开一种快速起振的晶振电路及控制方法,该晶振电路包括电容C1、电容C2、晶振、反馈电阻和反相器INV1,所述反相器INV1和晶振构成回路,所述晶振两端设置电容C1和电容C2,所述电容C1和电容C2另一端均设置接地端,所述晶振电路包括开关A1、开关A2、开关A3和电源端,所述反相器INV1的输入端通过开关A1与电源端相连,所述反相器INV1的输出端通过开关A3和开关A2与电源端相连,所述开关A3与反相器INV1串联,所述开关A3与反相器INV1的串联电路和反馈电阻并联,所述开关A1、开关A2和开关A3组合工作来实现晶振电路的快速起振。

    可重构的清洁机器人及控制方法

    公开(公告)号:CN113520232A

    公开(公告)日:2021-10-22

    申请号:CN202110903018.2

    申请日:2021-08-06

    Abstract: 本发明公开一种可重构的清洁机器人及控制方法,该清洁机器人包括控制单元和若干功能单元,每个功能单元具有不同的清洁功能,所述控制单元与任意类型和数量的功能单元以队列方式组合工作,所述控制单元设置在队列的最前端,用于获取清扫环境的信息,并根据清扫环境的信息来使队列中的功能单元独立工作或组合工作。与现有的技术相比,本申请提出具有可重构结构的扫地机器人的理念,将清理不同类型垃圾的功能分开,有需求时进行组合,实现清理各种类型的垃圾的功能,可以灵活配置,适应性强;采用一个控制中心单元对所有的清扫单元进行控制,节约每个单元都使用控制系统的成本。

    一种n倍脉宽扩展电路及脉宽扩展的锁相环系统

    公开(公告)号:CN112202424B

    公开(公告)日:2024-11-29

    申请号:CN202011232531.5

    申请日:2020-11-06

    Abstract: 本发明公开了一种n倍脉宽扩展电路及脉宽扩展的锁相环系统,所述n倍脉宽扩展电路包括:包含n‑1个级联的D触发器的脉宽传递序列模块;包含n组延时子阵列的延时阵列模块;包含预设数量的或逻辑单元的或逻辑组模块;包含1个D触发器的输出整形单元模块。本发明还公开了一种应用脉宽扩展电路的锁相环系统。本发明公开的n倍脉宽扩展电路结构简单,可根据信号脉宽扩展需求调节相应脉宽扩展倍数,灵活度高,适应性强,易于实现。所述应用脉宽扩展电路的锁相环系统基于脉宽扩展电路保证了锁相环系统的稳定性。

    基于锁相环的电路参数调节方法及参数调节方法

    公开(公告)号:CN119010895A

    公开(公告)日:2024-11-22

    申请号:CN202310561375.4

    申请日:2023-05-18

    Abstract: 本申请公开基于锁相环的电路参数调节方法及参数调节方法,该电路参数调节方法用于控制锁相环;该电路参数调节方法包括:在压控振荡器的增益值发生变化的情况下,基于带宽比计算公式调节电阻值,并基于阻尼系数计算公式调节电容值,使计算出的锁相环的环路参数处于预设裕度范围内;在计算出的锁相环的环路参数处于预设裕度范围之后,基于阻尼系数计算公式,通过调节前置分频器的分频系数和/或调节用于输入前置分频器的待处理信号的频率来调节电容值,以使锁相环的环路参数处于预设裕度范围内;然后将滤波器内部的滤波电阻值配置为等于调节出的电阻值,并将滤波器内部的滤波电容值配置为等于调节出的电容值。

    芯片版图填充方法、装置、计算机设备和可读存储介质

    公开(公告)号:CN119005096A

    公开(公告)日:2024-11-22

    申请号:CN202310558676.1

    申请日:2023-05-18

    Abstract: 本申请提供一种芯片版图填充方法、装置、计算机设备和可读存储介质,所述填充方法包括:捕获芯片版图中的第一图层,然后对所述第一图层进行合并,得到合并图层;提取所述合并图层的内圈空洞,得到待填充图层;生成第二图层于所述待填充图层上,完成芯片版图的自动填充;其中,所述第二图层的类型取决于所述第一图层的类型。所述填充方法实现了精准的N型注入区、P型注入区和N阱区的自动填充工作,操作简单、高效、便捷,且符合DRC生产制造规则的要求。所述填充方法不仅解决了版图设计过程中人工操作繁琐的问题,还消除了由于N型注入区、P型注入区和N阱区填充出错或填充遗漏带来的DRC验证环节与设计环节的反复迭代问题,提高了版图设计效率。

    用于电源开关的隔离控制方法及芯片

    公开(公告)号:CN118394197A

    公开(公告)日:2024-07-26

    申请号:CN202410539879.0

    申请日:2024-04-30

    Inventor: 何再生 赵伟兵

    Abstract: 本申请公开用于电源开关的隔离控制方法及芯片,所述隔离控制方法应用于电源开关电路;电源开关电路包括待用电模块和电源控制模块;其中,电源开关电路的外部设置供电电源;所述隔离控制方法包括:检测所述待用电模块是否上电完成;若检测到所述待用电模块没有上电完成,则控制所述待用电模块的输出信号进行隔离,使所述待用电模块不干扰外部电路;若检测到所述待用电模块上电完成,则先控制所述待用电模块的输出信号在预设开电延迟时间内保持隔离,在预设开电延迟时间后解除对所述待用电模块的输出信号的隔离,使所述待用电模块进入工作状态;其中,所述待用电模块在上电完成的情况下接收到所述供电电源输出的电源电压。

    电流型数模转换器及模数转换器
    20.
    发明公开

    公开(公告)号:CN117176172A

    公开(公告)日:2023-12-05

    申请号:CN202311033436.6

    申请日:2023-08-16

    Inventor: 梁俊豪 赵伟兵

    Abstract: 本申请公开电流型数模转换器及模数转换器,电流型数模转换器包括第一转换控制电路、第二转换控制电路和逻辑处理单元;第一转换控制电路包括至少三个第一开关支路,至少三个第一开关支路耦接于一公共节点,存在至少一个第一开关支路通过第一模拟转换端输出电流型数模转换器所需转换出的电流信号;第二转换控制电路包括至少三个第二开关支路,至少三个第二开关支路耦接于另一公共节点,存在至少一个第二开关支路通过第二模拟转换端输出电流型数模转换器所需转换出的电流信号;逻辑处理单元,用于在第一数字输入端和第二数字输入端各接收到开关码后,利用预设时钟源产生的占空比可调节的目标时钟信号,导通对应的第一开关支路和对应的第二开关支路。

Patent Agency Ranking