-
公开(公告)号：CN104156323A
公开(公告)日：2014-11-19
申请号：CN201410386627.5
申请日：2014-08-07
Applicant: 浪潮(北京)电子信息产业有限公司
IPC: G06F12/08
Abstract: 本发明提供了一种Cache的数据块长度自适应读取方法及装置；方法包括：当处理器最后一级Cache未命中时，获取该Cache的缓存数据信息；根据所述缓存数据信息，判断该未命中的访存地址与Cache中缓存数据的地址是否集中；如果集中，则确定与数据分布集中度相适应的数据读取长度，单位为Cache行数；处理器以所述未命中的访存地址为中心，按照所确定的数据读取长度将数据从内存读取至该Cache中。本发明要解决的技术问题是如何提高CPU处理速度。
-
公开(公告)号：CN104331377B
公开(公告)日：2018-06-26
申请号：CN201410645205.5
申请日：2014-11-12
Applicant: 浪潮(北京)电子信息产业有限公司
IPC: G06F12/0871
Abstract: 本发明公开了一种多核处理器系统的目录缓存管理方法，包括以下步骤：利用内存地址的缓存块索引位对目录缓存进行划分；于系统物理内存分配时，通过为不同并行单元的数据分配不同的缓存块索引位，控制所述并行单元所占用的目录缓存容量。本发明公开的多核处理器系统的目录缓存管理方法，能够解决由于目录缓存的容量有限，不同并行单元的数据在目录缓存中的冲突造成系统性能降低的问题。
-
公开(公告)号：CN106354574A
公开(公告)日：2017-01-25
申请号：CN201610782471.1
申请日：2016-08-30
Applicant: 浪潮(北京)电子信息产业有限公司
Inventor： 王洪伟
CPC classification number: Y02D10/14 , Y02D10/151 , G06F9/546 , G06F13/4027 , G06K9/6223
Abstract: 本发明公开了一种用于大数据K-Mean聚类算法的加速系统和方法，该系统包括：数据处理服务器主机端，用于对数据处理任务按照预设的任务分发机制进行分配；n个数据处理服务器，用于获取Spark集群中的待处理数据和K-Mean聚类算法，其中，n为大于1的整数；FPGA加速装置，用于获取并存储预设数据量的待处理数据以及计算要求超过预设阈值的K-Mean聚类算法，并通过迭代的方式逐次调取待处理数据，执行K-Mean聚类算法对调取的待处理数据进行计算，并将计算结果返回至数据处理服务器主机端。为大数据的K-Mean聚类算法提供了硬件加速平台，K-Mean聚类算法在FPGA加速装置上进行加速优化实现，提升机器学习的性能，降低其功耗，缩短大数据处理周期。
-
公开(公告)号：CN105956666A
公开(公告)日：2016-09-21
申请号：CN201610283789.5
申请日：2016-04-29
Applicant: 浪潮(北京)电子信息产业有限公司
Inventor： 王洪伟
IPC: G06N99/00
CPC classification number: G06N99/005
Abstract: 本发明公开了一种机器学习方法及装置，其中，该方法包括：数据处理服务器将Spark数据处理算法及对应的待处理数据发送至FPGA异构加速计算装置，Spark数据处理算法为由Spark提供的数据处理算法；FPGA异构加速计算装置获取由FPGA算法库提供的与Spark数据处理算法对应的FPGA数据处理算法，并利用FPGA数据处理算法对待处理数据进行处理。由此，利用FPGA数据处理算法实现对于待处理数据的处理；而FPGA数据处理算法均为计算速度较Spark数据处理算法更快的数据处理算法，因此，缩短了大数据处理周期，提升了Spark机器学习性能。
-
Patent Agency Ranking
公开(公告)号：CN105022609A
公开(公告)日：2015-11-04
申请号：CN201510475413.X
申请日：2015-08-05
Applicant: 浪潮(北京)电子信息产业有限公司
IPC: G06F9/38
Abstract: 本发明公开了一种数据混洗方法和数据混洗单元，该方法包括以下步骤：数据混洗单元接收来自向量运算部件的第一源操作数和第二源操作数；所述数据混洗单元将所述第一源操作数和所述第二源操作数分别进行拼接，得到第一操作数和第二操作数；所述数据混洗单元根据选择控制信号，对所述第一操作数和所述第二操作数进行选择输出，并将输出结果返回给所述向量运算部件。本发明中的数据混洗单元独立于向量运算部件，支持半字和字模式向量数据交换，使用硬件描述语言和EDA工具的支持下，能够在40nm工艺下达到1GHz的工作频率，高效灵活地实现数据混洗，可广泛应用于数字通讯、图像和视频处理等领域的ASIC数字信号处理器。
-
公开(公告)号：CN104156323B
公开(公告)日：2017-10-20
申请号：CN201410386627.5
申请日：2014-08-07
Applicant: 浪潮(北京)电子信息产业有限公司
IPC: G06F12/121
Abstract: 本发明提供了一种Cache的数据块长度自适应读取方法及装置；方法包括：当处理器最后一级Cache未命中时，获取该Cache的缓存数据信息；根据所述缓存数据信息，判断该未命中的访存地址与Cache中缓存数据的地址是否集中；如果集中，则确定与数据分布集中度相适应的数据读取长度，单位为Cache行数；处理器以所述未命中的访存地址为中心，按照所确定的数据读取长度将数据从内存读取至该Cache中。本发明要解决的技术问题是如何提高CPU处理速度。
-
公开(公告)号：CN105975403A
公开(公告)日：2016-09-28
申请号：CN201610274370.3
申请日：2016-04-28
Applicant: 浪潮(北京)电子信息产业有限公司
IPC: G06F12/06
CPC classification number: G06F12/0615
Abstract: 本申请公开了一种地址映射方法、系统及固态硬盘，该方法包括：确定固态硬盘中映射表的容量大小；然后判断容量大小是否大于预设容量阈值；若容量大小大于预设容量阈值，则将固态硬盘的地址映射机制设为第一地址映射机制；若容量大小小于或等于预设容量阈值，则将固态硬盘的地址映射机制设为第二地址映射机制；其中，第一地址映射机制所需的映射表容量小于第二地址映射机制所需的映射表容量，且第二地址映射机制自身的映射性能优于第一地址映射机制自身的映射性能。本申请能够综合两种不同地址映射机制的优点，使得在固态硬盘的映射表占用较小空间的同时，确保了固态硬盘具有较高的映射性能。
-
公开(公告)号：CN104461957A
公开(公告)日：2015-03-25
申请号：CN201410432380.6
申请日：2014-08-28
Applicant: 浪潮(北京)电子信息产业有限公司
CPC classification number: G06F13/1642 , G06F13/1663
Abstract: 提出一种异构多核CPU共享片上高速缓存的方法，分别对不同计算核心设定不同访存优先级，分别缓存来自不同计算核心的访存请求；对所述访存请求进行仲裁，仲裁获胜的访存请求进入处理流水线；检查进入处理流水线的所述访存请求的请求类型，在执行该访存请求时将该访存请求的读和/或写数据经过高速缓存，具体执行的高速缓存操作依据发出所述访存请求的所述计算核心的优先级。还提出一种异构多核CPU共享片上高速缓存的装置。所述方法和装置能够同时兼顾多个异构计算核心访问特性、性能高、硬件实现简单、代价小。
-
公开(公告)号：CN104331377A
公开(公告)日：2015-02-04
申请号：CN201410645205.5
申请日：2014-11-12
Applicant: 浪潮(北京)电子信息产业有限公司
IPC: G06F12/08
Abstract: 本发明公开了一种多核处理器系统的目录缓存管理方法，包括以下步骤：利用内存地址的缓存块索引位对目录缓存进行划分；于系统物理内存分配时，通过为不同并行单元的数据分配不同的缓存块索引位，控制所述并行单元所占用的目录缓存容量。本发明公开的多核处理器系统的目录缓存管理方法，能够解决由于目录缓存的容量有限，不同并行单元的数据在目录缓存中的冲突造成系统性能降低的问题。
-
-
-
-
-
-
-
-
Search Results
19
records
(took 0.043 seconds)
