公开(公告)号：CN1293645C

公开(公告)日：2007-01-03

申请号：CN03148752.1

申请日：2003-06-24

Applicant: 株式会社瑞萨科技

Inventor： 伊藤康悦 ,  上野修一 ,  古田阳雄 ,  味香夏夫

IPC: H01L29/78 ,  H01L27/105 ,  G11C11/34 ,  G11C16/02

CPC classification number: H01L29/66833 ,  H01L21/26586 ,  H01L21/28282 ,  H01L27/115 ,  H01L27/11568 ,  H01L29/42352 ,  H01L29/42368 ,  H01L29/513 ,  H01L29/66545 ,  H01L29/66583 ,  H01L29/7833 ,  H01L29/7923

Abstract: 提供一种半导体器件及其制造方法，该半导体器件在进行非易失性存储器的定标(scaling)时，1个存储单元中也可保持多比特的信息。在MONOS晶体管的沟道部分形成沟槽TR1。并且，使栅绝缘膜120中的氮化硅膜122中的夹持沟槽TR1的源侧部分和漏侧部分具有用作可保持电荷CH1，CH2的第一和第二电荷保持部的功能。这样，捕获电荷CH1后捕获电荷CH2时，栅电极130中沟槽TR1内的部分130a起到屏蔽的作用。如果向栅电极130上提供固定电极，则电荷CH1诱发的电场EF1的影响不会波及到第二电荷保持部，从而不会妨碍电荷CH2的捕获。

公开(公告)号：CN1267899C

公开(公告)日：2006-08-02

申请号：CN200410031305.5

申请日：2004-03-26

Applicant: 株式会社瑞萨科技

Inventor： 前岛伸六 ,  上野修一 ,  长永隆志 ,  黑岩丈晴

IPC: G11B5/74 ,  G11B5/84

CPC classification number: H01L43/12 ,  G11C11/16 ,  H01L27/228 ,  Y10T29/49041 ,  Y10T29/49048

Abstract: 为了减小TMR元件和与其连接的导体的位置配合公差，通过采用使用了用来在平面上的负X方向侧使TMR元件1和金属片5的侧面对齐的X方向边界掩膜S11的光刻技术，对TMR元件1和金属片5整形。X方向边界掩膜S11具有直线形的边界，该边界与Y方向平行，且配置成与TMR元件1和金属片5中任何一个在平面上交叉。而且，在正X方向侧利用该边界将TMR元件1和金属片5覆盖。

公开(公告)号：CN1790746A

公开(公告)日：2006-06-21

申请号：CN200510125004.3

申请日：2003-06-24

Applicant: 株式会社瑞萨科技

Inventor： 伊藤康悦 ,  上野修一 ,  古田阳雄 ,  味香夏夫

IPC: H01L29/78 ,  H01L29/423 ,  H01L27/105 ,  H01L27/112 ,  H01L27/115

Abstract: 提供一种半导体器件及其制造方法，该半导体器件在进行非易失性存储器的定标(scaling)时，1个存储单元中也可保持多比特的信息。在MONOS晶体管的沟道部分形成沟槽TR1。并且，使栅绝缘膜120中的氮化硅膜122中的夹持沟槽TR1的源侧部分和漏侧部分具有用作可保持电荷CH1，CH2的第一和第二电荷保持部的功能。这样，捕获电荷CH1后捕获电荷CH2时，栅电极130中沟槽TR1内的部分130a起到屏蔽的作用。如果向栅电极130上提供固定电极，则电荷CH1诱发的电场EF1的影响不会波及到第二电荷保持部，从而不会妨碍电荷CH2的捕获。

公开(公告)号：CN1503371A

公开(公告)日：2004-06-09

申请号：CN03148752.1

申请日：2003-06-24

Applicant: 株式会社瑞萨科技

Inventor： 伊藤康悦 ,  上野修一 ,  古田阳雄 ,  味香夏夫

IPC: H01L29/78 ,  H01L27/105 ,  G11C11/34 ,  G11C16/02

CPC classification number: H01L29/66833 ,  H01L21/26586 ,  H01L21/28282 ,  H01L27/115 ,  H01L27/11568 ,  H01L29/42352 ,  H01L29/42368 ,  H01L29/513 ,  H01L29/66545 ,  H01L29/66583 ,  H01L29/7833 ,  H01L29/7923

Abstract: 提供一种半导体器件及其制造方法，该半导体器件在进行非易失性存储器的定标(scaling)时，1个存储单元中也可保持多比特的信息。在MONOS晶体管的沟道部分形成沟槽TR1。并且，使栅绝缘膜120中的氮化硅膜122中的夹持沟槽TR1的源侧部分和漏侧部分具有用作可保持电荷CH1，CH2的第一和第二电荷保持部的功能。这样，捕获电荷CH1后捕获电荷CH2时，栅电极130中沟槽TR1内的部分130a起到屏蔽的作用。如果向栅电极130上提供固定电极，则电荷CH1谤发的电场EF1的影响不会波及到第二电荷保持部，从而不会妨碍电荷CH2的捕获。