公开(公告)号：CN111656491A

公开(公告)日：2020-09-11

申请号：CN201980010027.X

申请日：2019-03-26

Applicant: 琳得科株式会社

Inventor： 田久真也 ,  山田忠知

IPC: H01L21/301 ,  H01L21/3065

Abstract: 本发明提供一种带第一保护膜的半导体芯片的制造方法，该制造方法包含：将热固性树脂膜贴附在具有凸块的半导体晶圆的该凸块侧的第一面上；通过使该热固性树脂膜进行热固化，在该半导体晶圆的该第一面上形成第一保护膜；从形成有所述第一保护膜的第一面的一侧对该半导体晶圆进行半切切割；及通过对该半导体晶圆的经过半切切割的该第一面的一侧进行等离子体照射，去除该凸块的头顶部的该第一保护膜的残渣，并同时将该半导体晶圆单颗化。

公开(公告)号：CN112088421B

公开(公告)日：2024-10-29

申请号：CN201980030707.8

申请日：2019-04-26

Applicant: 琳得科株式会社

Inventor： 山田忠知 ,  田久真也

IPC: H01L21/301 ,  C09J7/29 ,  C09J201/00 ,  H01L21/304

Abstract: 本发明涉及一种半导体芯片的制造方法，其是使用粘合片且包括下述工序(1)～(3)的方法，所述粘合片具有基材(Y)，并在基材(Y)的两面分别具有能够通过上述膨胀性粒子的膨胀而在粘合表面产生凹凸的第1粘合剂层(X1)及第2粘合剂层(X2)，所述基材(Y)具备包含膨胀性粒子的膨胀性基材层(Y1)及非膨胀性基材层(Y2)。工序(1)：将第1粘合剂层(X1)粘贴于硬质支撑体、将第2粘合剂层(X2)粘贴于半导体晶片的表面的工序。工序(2)：得到多个半导体芯片的工序。工序(3)：使膨胀性粒子膨胀，在上述硬质支撑体和第1粘合剂层(X1)的界面P进行分离的工序。

公开(公告)号：CN112585723A

公开(公告)日：2021-03-30

申请号：CN201980053805.3

申请日：2019-10-18

Applicant: 琳得科株式会社

Inventor： 田久真也 ,  山田忠知 ,  根本拓 ,  森下友尧

IPC: H01L21/304 ,  B23K26/53 ,  B24B41/06 ,  C09D201/00 ,  H01L21/301 ,  H01L21/60

Abstract: 本发明的课题在于提供尽管利用由固化性树脂层形成的保护膜来保护具备凸块的半导体晶片的凸块颈部，仍能够同时实现该半导体晶片的薄化与该半导体晶片的翘曲的抑制的半导体装置的制造方法。该半导体装置的制造方法依次包括下述工序(A)～(E)：(A)在具备凸块的半导体晶片的凸块形成面形成固化性树脂层的工序；(B)使上述固化性树脂层固化而形成保护膜的工序；(C)在上述具备凸块的半导体晶片的上述保护膜的形成面粘贴背磨胶带的工序；(D)在粘贴有上述背磨胶带的状态下，对上述具备凸块的半导体晶片的与上述凸块形成面的相反面进行磨削的工序；(E)从上述磨削后的上述具备凸块的半导体晶片将上述背磨胶带剥离的工序。

公开(公告)号：CN114514296B

公开(公告)日：2024-03-29

申请号：CN202080070084.X

申请日：2020-05-22

Applicant: 琳得科株式会社

Inventor： 山田忠知 ,  高野健 ,  田久真也

IPC: C09J7/25 ,  C09J7/38 ,  C09J133/08 ,  H01L21/683

Abstract: 本发明提供一种粘合片(1)，其具有基材(10)和粘合剂层(20)，所述粘合片的拉伸强度FA1和拉伸强度FB1满足下述数学式1A的关系，所述拉伸强度FA1为：由所述粘合片制作宽度25mm的第一试验片，用夹具(101,102)夹持着第一试验片的长度方向的两端并利用拉伸试验机进行0.5mm拉伸时的拉伸强度；所述拉伸强度FB1为：将纵向尺寸为45mm、横向尺寸为35mm、厚度尺寸为0.625mm的第一半导体芯片(CP1)及第二半导体芯片(CP2)中的第一半导体芯片(CP1)贴合于第一试验片的长度方向上一端侧、将第二半导体芯片(CP2)贴合于该长度方向上另一端侧而制作第二试验片，用夹具(101,102)夹持着第二试验片的长度方向的两端并利用拉伸试验机进行0.5mm拉伸时的拉伸强度。FB1/FA1≤30…(数学式1A)。

公开(公告)号：CN113165121B

公开(公告)日：2023-12-05

申请号：CN202080006808.4

申请日：2020-03-11

Applicant: 琳得科株式会社

Inventor： 文田祐介 ,  田久真也 ,  爱泽和人 ,  长谷川裕也

IPC: B23K26/53 ,  H01L21/304 ,  H01L21/683 ,  H01L21/301

Abstract: 本发明提供一种半导体装置的制造方法以及层叠体。即便在相邻的单片化后的芯片之间的距离小的情况下，也不易在制造工序中在芯片上产生裂纹、缺口。一种半导体装置的制造方法，是平面形状为矩形的半导体装置的制造方法，其中，在包含排列成矩阵状的多个矩形的单片化预定区域的晶圆的表面，沿着所述单片化预定区域的短边方向粘贴粘合片，对粘贴有所述粘合片的晶圆的背面进行磨削，并且沿着划定所述单片化(56)对比文件CN 1649102 A,2005.08.03JP 2005317883 A,2005.11.10CN 107615453 A,2018.01.19

公开(公告)号：CN113165121A

公开(公告)日：2021-07-23

申请号：CN202080006808.4

申请日：2020-03-11

Applicant: 琳得科株式会社

Inventor： 文田祐介 ,  田久真也 ,  爱泽和人 ,  长谷川裕也

IPC: B23K26/53 ,  H01L21/304 ,  H01L21/683 ,  H01L21/301

Abstract: 本发明提供一种半导体装置的制造方法以及层叠体。即便在相邻的单片化后的芯片之间的距离小的情况下，也不易在制造工序中在芯片上产生裂纹、缺口。一种半导体装置的制造方法，是平面形状为矩形的半导体装置的制造方法，其中，在包含排列成矩阵状的多个矩形的单片化预定区域的晶圆的表面，沿着所述单片化预定区域的短边方向粘贴粘合片，对粘贴有所述粘合片的晶圆的背面进行磨削，并且沿着划定所述单片化预定区域的分割预定线对所述芯片进行分割。

公开(公告)号：CN112088421A

公开(公告)日：2020-12-15

申请号：CN201980030707.8

申请日：2019-04-26

Applicant: 琳得科株式会社

Inventor： 山田忠知 ,  田久真也

IPC: H01L21/301 ,  C09J7/29 ,  C09J201/00 ,  H01L21/304

Abstract: 本发明涉及一种半导体芯片的制造方法，其是使用粘合片且包括下述工序(1)～(3)的方法，所述粘合片具有基材(Y)，并在基材(Y)的两面分别具有能够通过上述膨胀性粒子的膨胀而在粘合表面产生凹凸的第1粘合剂层(X1)及第2粘合剂层(X2)，所述基材(Y)具备包含膨胀性粒子的膨胀性基材层(Y1)及非膨胀性基材层(Y2)。·工序(1)：将第1粘合剂层(X1)粘贴于硬质支撑体、将第2粘合剂层(X2)粘贴于半导体晶片的表面的工序。·工序(2)：得到多个半导体芯片的工序。·工序(3)：使膨胀性粒子膨胀，在上述硬质支撑体和第1粘合剂层(X1)的界面P进行分离的工序。

公开(公告)号：CN1247382A

公开(公告)日：2000-03-15

申请号：CN99118101.8

申请日：1999-08-18

Applicant: 琳得科株式会社 ,  东芝株式会社

Inventor： 高桥和弘 ,  江部和义 ,  田久真也

IPC: H01L21/304 ,  B24B7/22

CPC classification number: H01L21/6835 ,  B24B37/04 ,  C08L33/06 ,  C09J7/22 ,  C09J7/243 ,  C09J7/38 ,  C09J2201/122 ,  C09J2201/606 ,  C09J2203/326 ,  C09J2423/006 ,  C09J2433/00 ,  H01L21/6836 ,  H01L2221/68327 ,  H01L2221/6834 ,  Y10T428/28 ,  Y10T428/2809

Abstract: 一种在晶片背磨的一个工艺中所使用的用于半导体晶片的表面保护片,此工艺包括:在设有电路的半导体晶片的表面上形成槽,槽的切割深度小于晶片的厚度;以及对晶片的背面进行研磨从而减小晶片的厚度且最终把晶片分割成独立的芯片,该表面保护片包括衬底和叠加在其上的压敏粘合剂层,该压敏粘合剂层的弹性模量在40℃下至少为1.0×105帕。此表面保护片适用于以高产率生产极薄的IC芯片的工艺。

公开(公告)号：CN102034800A

公开(公告)日：2011-04-27

申请号：CN201010135730.4

申请日：2010-03-10

Applicant: 株式会社东芝

Inventor： 林秀和 ,  富田宽 ,  相良润也 ,  田久真也 ,  户崎德大 ,  黑泽哲也 ,  北岛由贵子

IPC: H01L25/00

CPC classification number: C09J163/00 ,  C08K3/08 ,  C08K5/0091 ,  C08L63/00 ,  H01L23/3121 ,  H01L24/29 ,  H01L24/32 ,  H01L24/33 ,  H01L24/48 ,  H01L24/73 ,  H01L25/0657 ,  H01L2224/29 ,  H01L2224/2919 ,  H01L2224/2929 ,  H01L2224/293 ,  H01L2224/32145 ,  H01L2224/32225 ,  H01L2224/48091 ,  H01L2224/48227 ,  H01L2224/484 ,  H01L2224/732 ,  H01L2224/73265 ,  H01L2225/0651 ,  H01L2924/00013 ,  H01L2924/00014 ,  H01L2924/01004 ,  H01L2924/01005 ,  H01L2924/01006 ,  H01L2924/01012 ,  H01L2924/01013 ,  H01L2924/01014 ,  H01L2924/0102 ,  H01L2924/01024 ,  H01L2924/01028 ,  H01L2924/01029 ,  H01L2924/01033 ,  H01L2924/0104 ,  H01L2924/01051 ,  H01L2924/01073 ,  H01L2924/01079 ,  H01L2924/01082 ,  H01L2924/01083 ,  H01L2924/01088 ,  H01L2924/0665 ,  H01L2924/181 ,  H01L2924/1815 ,  H01L2924/00 ,  H01L2924/00012 ,  H01L2224/29099 ,  H01L2224/29199 ,  H01L2224/29299 ,  H01L2224/45099 ,  H01L2224/05599

Abstract: 本发明的半导体装置具有：基板；第1半导体芯片(设置在基板上)；第2半导体芯片(设置在第1半导体芯片上，且背面进行了镜面处理)；以及粘结片(设置在第1半导体芯片与第2半导体芯片之间，且含有能捕获金属杂质离子的金属杂质离子捕获剂)。

公开(公告)号：CN1525536A

公开(公告)日：2004-09-01

申请号：CN200410006906.0

申请日：2004-02-26

Applicant: 株式会社东芝

Inventor： 田久真也 ,  佐藤二尚

IPC: H01L21/302 ,  H01L21/304

CPC classification number: H01L21/78

Abstract: 本发明是以提供一种能抑制芯片抗折强度降低，在组装工序和可靠性试验等中可防止半导体芯片破裂的半导体器件制造方法。在半导体晶片21中形成半导体器件，沿划片线24对该半导体晶片划。然后，是以向半导体晶片的划片区26照射激光束28，使由于划片而形成的切削条痕熔融或气化为特征。在用于分割半导体晶片的划片工序后，采用对半导体芯片25－1、25－2、25－3、…的上边和侧面照射激光束的办法，熔融或气化切断面，消除由于切削条痕而引起的畸变和碎裂，因而会加强半导体芯片的抗折强度。