公开(公告)号：CN107195622A

公开(公告)日：2017-09-22

申请号：CN201610808379.8

申请日：2016-09-07

Applicant: 株式会社东芝

Inventor： 早濑茂昭 ,  松山宏

IPC: H01L25/07 ,  H01L23/48

CPC classification number: H01L23/49562 ,  H01L23/3121 ,  H01L23/3735 ,  H01L23/492 ,  H01L23/4952 ,  H01L23/49811 ,  H01L23/49844 ,  H01L23/535 ,  H01L27/0629 ,  H01L25/072 ,  H01L23/48

Abstract: 根据一个实施方式，半导体装置具有基板、第1导电层、第2导电层、第1半导体芯片、第2半导体芯片、第1金属部件、第2金属部件、以及金属板。第1半导体芯片以及第2半导体芯片设置在第1导电层上。第1金属部件经由第1连接部设置在第1半导体芯片上。第2金属部件经由第2连接部设置在第2半导体芯片上。金属板具有经由第3连接部设置在第1金属部件上的部分、以及经由第4连接部设置在第2金属部件上的部分。金属板与第1金属部件、第2金属部件、以及第2导电层连接。

公开(公告)号：CN107170732A

公开(公告)日：2017-09-15

申请号：CN201610811120.9

申请日：2016-09-08

Applicant: 株式会社东芝

Inventor： 松山宏

IPC: H01L25/07 ,  H01L25/18 ,  H01L23/64

CPC classification number: H01L23/49541 ,  H01L23/15 ,  H01L23/3672 ,  H01L23/3731 ,  H01L23/495 ,  H01L23/49503 ,  H01L23/49838 ,  H01L23/49844 ,  H01L24/01 ,  H01L24/05 ,  H01L24/06 ,  H01L24/09 ,  H01L24/29 ,  H01L24/32 ,  H01L24/48 ,  H01L24/49 ,  H01L24/73 ,  H01L25/18 ,  H01L2224/05552 ,  H01L2224/05554 ,  H01L2224/05624 ,  H01L2224/0603 ,  H01L2224/06181 ,  H01L2224/29101 ,  H01L2224/32157 ,  H01L2224/32225 ,  H01L2224/48137 ,  H01L2224/48159 ,  H01L2224/48227 ,  H01L2224/49111 ,  H01L2224/49113 ,  H01L2224/4917 ,  H01L2224/73265 ,  H01L2924/00014 ,  H01L2924/30105 ,  H01L2924/30107 ,  H01L2224/45099 ,  H01L2924/014 ,  H01L2924/00012 ,  H01L25/072 ,  H01L23/642 ,  H01L23/645

Abstract: 根据一个实施方式，半导体装置具有基板、第1导电层、第1半导体芯片、第2半导体芯片、第2导电层、以及第3导电层。第1导电层具有第1导电部与第2导电部。第1半导体芯片具有第1电极、第2电极、以及第3电极。第1电极与第1导电部连接。第2半导体芯片具有第4电极与第5电极。第4电极与第2导电部连接。第2导电层具有第1连接部与第2连接部。第1连接部与第2电极连接。第2连接部与第5电极连接。第2导电层在第1连接部与第2连接部之间具有间隙。第3导电层与第3电极连接。

公开(公告)号：CN106158821A

公开(公告)日：2016-11-23

申请号：CN201510097890.7

申请日：2015-03-05

Applicant: 株式会社东芝

Inventor： 松山宏

IPC: H01L23/522

Abstract: 根据一个实施例，一种半导体模块包含：衬底；第一互连层，设置于所述衬底上；多个第一半导体元件，设置于所述第一互连层上，所述多个第一半导体元件的每一个包含：第一电极、第二电极及第三电极，且所述第二电极电连接到所述第一互连层；多个第一整流元件，设置于所述第一互连层上，所述多个第一整流元件的每一个包含第四电极及第五电极，且所述第五电极电连接到所述第一互连层；以及第二互连层，设置于所述衬底上，且所述第二互连层电连接到所述第一电极及所述第四电极；其中所述第二互连层在所述第二互连层的表面上包含凹凸结构，或所述第一互连层在所述第一互连层的表面上包含凹凸结构。

公开(公告)号：CN104916630A

公开(公告)日：2015-09-16

申请号：CN201410450064.1

申请日：2014-09-05

Applicant: 株式会社东芝

Inventor： 松山宏

IPC: H01L25/18

CPC classification number: H01L25/18 ,  H01L23/49838 ,  H01L23/5386 ,  H01L23/552 ,  H01L24/48 ,  H01L24/49 ,  H01L25/065 ,  H01L2224/451 ,  H01L2224/48195 ,  H01L2224/48227 ,  H01L2224/48265 ,  H01L2224/49111 ,  H01L2224/49113 ,  H01L2224/4917 ,  H01L2224/49171 ,  H01L2224/49175 ,  H01L2224/49179 ,  H01L2924/00014 ,  H01L2924/1203 ,  H01L2924/13055 ,  H01L2924/13091 ,  H01L2924/19043 ,  H01L2924/19105 ,  H01L2924/19107 ,  H01L2924/30105 ,  H01L2924/30107 ,  H01L2224/45099 ,  H01L2924/00

Abstract: 实施方式的功率半导体模块具备：基板；第1布线层，设置于所述基板上；多个半导体元件，设置于所述第1布线层上，分别具有第1电极、第2电极和第3电极，所述第2电极与所述第1布线层电连接；以及整流元件，设置于所述第1布线层上，具有与所述第1布线层电连接的第5电极、和与所述第1电极电连接的第4电极。