公开(公告)号：CN1185711C

公开(公告)日：2005-01-19

申请号：CN02107685.5

申请日：2002-03-29

Applicant: 株式会社东芝

Inventor： 细谷启司 ,  须之内一正

IPC: H01L27/02 ,  G11C11/14

CPC classification number: H01L27/228 ,  B82Y10/00 ,  G11C11/15 ,  H01L27/0207 ,  H01L27/224

Abstract: 存储单元部包括第1磁阻效应器件，以及与该第1磁阻效应器件成对配置在每一个单元、并将数据写入上述第1磁阻效应器件或从第1磁阻效应器件读出数据的第1电路；外围电路部包括控制第1电路的第2电路，第2电路的至少一部分配置在存储单元部的下部区域。

公开(公告)号：CN1427414A

公开(公告)日：2003-07-02

申请号：CN02157013.2

申请日：2002-12-18

Applicant: 株式会社东芝

Inventor： 细谷启司

IPC: G11C11/02 ,  H01L27/00

CPC classification number: H01L27/228 ,  B82Y10/00 ,  H01L27/224

Abstract: 一种磁存储器件包括：第一线路层，它沿着第一方向延伸；存储元件，它设置在所述第一线路层上方；第二线路层，它设置在所述存储元件上并且沿着与第一方向不同的第二方向延伸；以及第一屏蔽层，它形成在所述每个第二线路层的侧面和存储元件的侧面上。

公开(公告)号：CN1345091A

公开(公告)日：2002-04-17

申请号：CN01141215.1

申请日：2001-09-28

Applicant: 株式会社东芝

Inventor： 细谷启司

IPC: H01L27/04 ,  H01L21/82 ,  G11C11/14

CPC classification number: H01L27/228 ,  B82Y10/00 ,  H01L27/222

Abstract: 本发明的一个实施例,具备:根据电阻值的变化存储第1状态或第2状态的多个第1存储器件,上述第1存储器件分别具有一方端部和另一方端部,上述第1存储器件互相并列配置;分别连接到多个上述第1存储器件的上述一方端部的第1布线;与上述第1布线平行,分别连接到多个上述第1存储器件的上述另一方端部的第2布线;以及根据从上述第1布线或上述第2布线的一方,通过上述第1存储器件向上述第1布线或上述第2布线的另一方流过的电流,读出存储于上述第1存储器件的上述第1或第2状态。

公开(公告)号：CN100592544C

公开(公告)日：2010-02-24

申请号：CN200810008901.X

申请日：2008-01-25

Applicant: 株式会社东芝

Inventor： 上田知正 ,  相川尚德 ,  吉川将寿 ,  下村尚治 ,  中山昌彦 ,  池川纯夫 ,  细谷启司 ,  长嶺真

IPC: H01L43/08 ,  H01L27/22 ,  H01F10/32 ,  G11C11/15 ,  G11C11/16

CPC classification number: G11C11/15 ,  H01L27/228 ,  H01L43/08

Abstract: 一种磁电阻元件，包括：具有第一平面和位于与第一平面相反一侧上的第二平面，并且具有可变磁化方向的磁化自由层；提供在磁化自由层的第一平面侧上并且具有被钉扎磁化方向的磁化受钉扎层；提供在磁化自由层与磁化受钉扎层之间的第一隧道势垒层；提供在磁化自由层的第二平面上的第二隧道势垒层；以及提供在第二隧道势垒层的与磁化自由层相反一侧上的平面上的非磁性层。磁化自由层的磁化方向通过在磁化受钉扎层与非磁性层之间施加电流而可变，并且第一隧道势垒层与第二隧道势垒层之间的电阻比在1∶0.25至1∶4的范围内。

公开(公告)号：CN1280829C

公开(公告)日：2006-10-18

申请号：CN02127756.7

申请日：2002-08-08

Applicant: 株式会社东芝

Inventor： 细谷启司

IPC: G11C11/02 ,  G11C11/15 ,  H01L43/08

CPC classification number: G11C13/004 ,  G11C11/16 ,  G11C13/0004 ,  G11C2013/0054

Abstract: 提供一种磁存储装置，通过包括具有第1TMR(隧道磁致电阻)元件(13)的存储器单元部分(10)、和具有分别不少于1个的存储第1数据的第2TMR元件(31a)和存储第2数据的第3TMR元件(32a)的基准单元部分(30)，可以抑制基准单元部分的电阻值的偏差，且可以提高单元的读出动作容限。

公开(公告)号：CN1402252A

公开(公告)日：2003-03-12

申请号：CN02127756.7

申请日：2002-08-08

Applicant: 株式会社东芝

Inventor： 细谷启司

IPC: G11C11/02 ,  G11C11/15 ,  H01L43/08

CPC classification number: G11C13/004 ,  G11C11/16 ,  G11C13/0004 ,  G11C2013/0054

Abstract: 一种磁存储装置，包括：设置于存储器单元中的第1电阻元件，设置于基准单元中的分别不少于1个的第2及第3电阻元件，上述第1、第2及第3电阻元件利用电阻的变化存储2值数据，上述第2电阻元件存储上述2值数据中的一个数据，而上述第3电阻元件存储上述2值数据中的另一个数据。