公开(公告)号：CN105321946B

公开(公告)日：2019-05-03

申请号：CN201510098177.4

申请日：2015-03-05

Applicant: 株式会社东芝

Inventor： 小野升太郎 ,  浦秀幸 ,  志村昌洋 ,  山下浩明

IPC: H01L27/105 ,  H01L29/36 ,  H01L29/423

Abstract: 实施方式的半导体装置包括第一半导体区域、多个第二半导体区域、多个第三半导体区域、多个第四半导体区域、第五半导体区域、以及栅极电极。第二半导体区域具有比第一半导体区域的第一导电型的杂质浓度高的第一导电型的杂质浓度。第三半导体区域包含第一部分、以及第二部分。第一部分设置在相邻的第二半导体区域之间。第一部分的第二导电型的杂质量比相邻的第二半导体区域所含有的第一导电型的杂质量大。第二部分设置在第一半导体区域中。第二部分的第二导电型的杂质量比相邻的第一半导体区域所含有的第一导电型的杂质量小。

公开(公告)号：CN104091824B

公开(公告)日：2017-06-09

申请号：CN201410320052.7

申请日：2011-08-02

Applicant: 株式会社东芝

Inventor： 富田幸太 ,  松田升 ,  浦秀幸

IPC: H01L29/417 ,  H01L29/78 ,  H01L29/06

CPC classification number: H01L29/7813 ,  H01L29/0653 ,  H01L29/0657 ,  H01L29/0661 ,  H01L29/0696 ,  H01L29/402 ,  H01L29/404 ,  H01L29/407 ,  H01L29/41741 ,  H01L29/41766 ,  H01L29/42372 ,  H01L29/7811

Abstract: 本实施方式的半导体装置依次具备：第一电极(13)、第1导电型的第一半导体层(1)、第1导电型的第二半导体层(2)、第2导电型的第三半导体层(3)、第1导电型的第四半导体层(4)。元件区域在第一沟槽(5)的内部具备栅电极(8)。环状结构的第二沟槽(6)贯穿所述第四半导体层(4)和所述第三半导体层(3)而到达所述第二半导体层(2)，形成在内侧具有元件区域的第一区域和在外侧包围所述第一区域的第二区域。第一开口部(14)设置在相邻的所述第一沟槽(5)间。宽度比第一开口部(14)宽的第二开口部(15)设置在元件区域的外侧的第一区域。第二电极(17)经由第一开口部(14)和第二开口部(15)与第三半导体层(3)和第四半导体层(4)电连接。

公开(公告)号：CN105932059A

公开(公告)日：2016-09-07

申请号：CN201510553381.0

申请日：2015-09-02

Applicant: 株式会社东芝

Inventor： 山下浩明 ,  小野升太郎 ,  浦秀幸 ,  志村昌洋

IPC: H01L29/78 ,  H01L29/06

CPC classification number: H01L29/0696 ,  H01L29/0634 ,  H01L29/0688 ,  H01L29/0878 ,  H01L29/1095 ,  H01L29/66712 ,  H01L29/7802 ,  H01L29/7827

Abstract: 实施方式的半导体装置具有第1导电型的第1半导体区域、第2导电型的第2半导体区域、第2导电型的第3半导体区域、第2导电型的第4半导体区域、第1导电型的第5半导体区域及栅极电极。第1半导体区域沿第1方向延伸。第1半导体区域在与第1方向正交的第2方向设置有多个。第1半导体区域与第2半导体区域在第2方向交替地设置。第3半导体区域设置于第2半导体区域上。第3半导体区域的第2导电型的杂质浓度高于第2半导体区域的第2导电型的杂质浓度。栅极电极沿与包含第1方向及第2方向的面平行且与第1方向交叉的第3方向延伸。

公开(公告)号：CN102347353A

公开(公告)日：2012-02-08

申请号：CN201110219877.6

申请日：2011-08-02

Applicant: 株式会社东芝

Inventor： 富田幸太 ,  松田升 ,  浦秀幸

IPC: H01L29/423 ,  H01L29/78

CPC classification number: H01L29/7813 ,  H01L29/0653 ,  H01L29/0657 ,  H01L29/0661 ,  H01L29/0696 ,  H01L29/402 ,  H01L29/404 ,  H01L29/407 ,  H01L29/41741 ,  H01L29/41766 ,  H01L29/42372 ,  H01L29/7811

Abstract: 本实施方式的半导体装置依次具备：第一电极(13)、第一导电型的第一半导体层(1)、第一导电型的第二半导体层(2)、第二导电型的第三半导体层(3)、第一导电型的第四半导体层(4)。元件区域在第一沟槽(5)的内部具备栅电极(8)。环状结构的第二沟槽(6)贯穿所述第四半导体层(4)和所述第三半导体层(3)而到达所述第二半导体层(2)，形成在内侧具有元件区域的第一区域和在外侧包围所述第一区域的第二区域。第一开口部(14)设置在相邻的所述第一沟槽(5)间。宽度比第一开口部(14)宽的第二开口部(15)设置在元件区域的外侧的第一区域。第二电极(17)经由第一开口部(14)和第二开口部(15)与第三半导体层(3)和第四半导体层(4)电连接。