公开(公告)号：CN1309042C

公开(公告)日：2007-04-04

申请号：CN200410088459.8

申请日：2004-10-29

Applicant: 株式会社东芝

Inventor： 宫岛秀史

IPC: H01L21/768 ,  H01L21/00

CPC classification number: H01L21/76828 ,  H01L21/76801 ,  H01L21/76802 ,  H01L21/76807 ,  H01L21/76808 ,  H01L23/5329 ,  H01L23/53295 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 根据本发明的一个方案，提供一种半导体器件的制造方法，包括：形成至少一个互连层，具有低介电常数绝缘膜(1)和埋置在低介电常数绝缘膜(1)中的互连(2)；形成在互连层中延伸的沟槽或孔(12)；对具有沟槽或孔(12)的互连层进行热处理；以及在沟槽或孔(12)中埋置材料(13)。

公开(公告)号：CN1197144C

公开(公告)日：2005-04-13

申请号：CN01140937.1

申请日：2001-09-27

Applicant: 株式会社东芝

Inventor： 宫岛秀史 ,  山田展英 ,  早坂伸夫 ,  仓嶋延行

IPC: H01L21/768 ,  H01L21/31 ,  H01L21/3105 ,  H01L21/283

CPC classification number: H01L21/02126 ,  H01L21/02203 ,  H01L21/02216 ,  H01L21/02282 ,  H01L21/02343 ,  H01L21/02359 ,  H01L21/31053 ,  H01L21/31058 ,  H01L21/3122 ,  H01L21/76819

Abstract: 在含有半导体基片的半导体结构上形成以硅氧烷键为主骨架的低介质常数绝缘膜。此低介质常数绝缘膜中以界面活性剂浸透。使此为所述界面活性剂浸透的上述低介电常数绝缘膜在能暴露于水的状态下进行预定的工序。