一种基于FPGA的系统内时钟同步和时间同步的方法及装置

    公开(公告)号:CN110708133B

    公开(公告)日:2021-07-27

    申请号:CN201910936938.7

    申请日:2019-09-29

    Abstract: 本申请公开了一种基于FPGA的系统内时钟同步和时间同步的方法及装置,该方法包括:通过FPGA接收主子系统发送的参考时钟,并输出与所述参考时钟同频的第一时钟,以更新从子系统的系统时钟;基于与所述参考时钟同频的第一时钟进行比特信息的采样,并解析所述采样的比特信息对应的数据帧;根据所述解析后的数据帧提取出所述主子系统的系统时间;在所述主子系统的系统时间的基础上加上线路延迟时间后,输出与所述主子系统的系统时间实时同步的第一时间,以更新所述从子系统的系统时间。本申请实现了系统时钟同步和系统时间同步,且实现方法简单可靠。

    一种时钟同步方法及同步系统

    公开(公告)号:CN109039519B

    公开(公告)日:2020-03-20

    申请号:CN201811063813.X

    申请日:2018-09-12

    Abstract: 本发明公开了一种时钟同步方法及同步系统,属于时钟同步技术领域。时钟同步方法,对线路上的输入时钟源进行时戳采样,并在线路上自振生成第一时钟源,对输入时钟源监测并判断其是否有效,若有效,则将得到的时戳采样存储至锁定时钟缓存后,将锁定时钟缓存中的时戳恢复成第二时钟源,而且基于预设计时周期,读取最新的时戳采样并存储至保持时钟缓存,若无效时,依据保持时钟缓存中的时戳恢复成第三时钟源,从而可以在没有第二时钟源的情况下,选择第三时钟源为输出时钟源,使得当前线路仍然能够具有有效的输出时钟源。本发明的时钟同步方法,通过冗余设计,提高了线路上时钟同步的可靠性。

    一种业务数据的链表存储方法及装置

    公开(公告)号:CN109189793A

    公开(公告)日:2019-01-11

    申请号:CN201811067049.3

    申请日:2018-09-13

    Abstract: 本发明公开了一种业务数据的链表存储方法及装置,属于计算存储技术领域。业务数据的链表存储方法,包括:基于待存储的多组业务数据,配置链表组,其中,所述链表组包括多个链表,一个链表对应于一组业务数据,所述链表组中的链表共享同一个链表存储区域;将所述多组业务数据分别存储至所述链表组对应的链表中。通过将多组业务数据配置链表组,且将链表组内的链表共享同一个链表存储区域,从而提高链表存储区域的利用率,降低业务数据存储的空间浪费率。

Patent Agency Ranking