-
公开(公告)号：CN102761473B
公开(公告)日：2015-01-14
申请号：CN201110110822.1
申请日：2011-04-29
Applicant: 无锡江南计算技术研究所
IPC: H04L12/721 , H04L12/24
Abstract: 一种建立部件模型间通信的模拟方法，包括：将所述部件模型以矩阵形式分布，确定所述矩阵的维数；根据所述部件模型的类型，将所述矩阵分成子矩阵，基于所述矩阵的维数及所述子矩阵在所述矩阵中的位置生成分布表达式；基于所述部件模型在所述矩阵中的位置坐标和待模拟的部件模型间的连接关系生成连接关系表达式；检查所述分布表达式和连接关系表达式的逻辑是否正确，若正确则基于所述连接关系表达式，生成并行事务级模拟系统的描述文件。本发明公开的技术方案提高了并行事务级模拟系统的开发效率，降低了维护部件模型和并行事务级模拟系统的开销。
-
公开(公告)号：CN103064820B
公开(公告)日：2014-04-16
申请号：CN201210574582.5
申请日：2012-12-26
Applicant: 无锡江南计算技术研究所
Inventor： 谢向辉 , 吴东 , 钱磊 , 原昊 , 张昆 , 臧春峰 , 郝子宇 , 张鲁飞 , 李玺 , 严忻凯 , 邬贵明 , 方兴 , 叶楠 , 胡苏太 , 韦海亮 , 周浩杰 , 陶志荣
Abstract: 一种基于可重构微服务器的集群计算系统，包括：多个可重构微服务器计算节点以及通用可扩展交换网络；多个可重构微服务器计算节点具有通用网络接口；并且通用可扩展交换网络基于通用的标准网络协议，通过网络拓扑结构将所述多个可重构微服务器计算节点的通用网络接口互连在一起。所述可重构微服务器计算节点还包括：微处理器、系统总线、内存、可重构加速部件以及输入输出外设；其中，微处理器、内存和输入输出外设连接至系统总线，从而微处理器通过系统总线与内存和输入输出外设进行数据交换；可重构加速部件连接至微处理器和/或系统总线，从而与微处理器和/或连接在系统总线上的内存和输入输出外设进行数据交换。
-
公开(公告)号：CN102937964A
公开(公告)日：2013-02-20
申请号：CN201210372403.X
申请日：2012-09-28
Applicant: 无锡江南计算技术研究所
IPC: G06F17/30
Abstract: 本发明提供了一种基于分布式系统的智能数据服务方法。利用分布式系统的主节点管理全局文件命名空间；并且，在向分布式系统写入文件的流程、从分布式系统读取文件的流程、以及从分布式系统读取文件的流程中，利用分布式系统的主节点对客户端的请求进行分析处理，选择具体的数据预处理程序，分发到分布式系统的从节点以进行后续的数据预处理和传输操作。本发明能够在数据密集型应用环境下，将现有的分布式系统存储空间快速聚合；而且，本发明充分利用分布式系统计算资源，能够根据外部计算设备的需求智能地提供数据服务；并且，本发明将部分数据处理负载从外部计算设备转移到分布式系统中，从而减少向外部计算设备提供数据服务的带宽需求。
-
公开(公告)号：CN102932276A
公开(公告)日：2013-02-13
申请号：CN201210379911.0
申请日：2012-10-09
Applicant: 无锡江南计算技术研究所
IPC: H04L12/861 , H04L12/803
Abstract: 本发明提供的一种计算节点集群系统和数据中继器。计算节点集群系统包括：多个计算节点，其中每个计算节点包括各自的FPGA和通用处理器；其中，各个计算节点的通用处理器通过网络相互连接；并且，在每个计算节点中，FPGA连接至通用处理器；其中，每个FPGA均具有数据中继器；而且，所有计算节点的FPGA通过数据中继器依次连接。在一个连续发送过程中，动态自适应通路选择器先转发来自当前计算节点的通用处理器的所有消息，然后转发来自其他FPGA的所有消息。并且，动态自适应通路选择器在每个连续发送过程完成之后动态地调整在下一次连续发送过程发送的来自通用处理器的数据量与来自其他FPGA的数据量之间的比例。
-
公开(公告)号：CN102868761A
公开(公告)日：2013-01-09
申请号：CN201210374987.4
申请日：2012-09-28
Applicant: 无锡江南计算技术研究所
Abstract: 本发明提供了一种基于空间坐标的集群网络自动配置及管理方法。将各个节点组卡的控制接口以硬连线方式进行连接，以形成集群网络；通过采用固定编码格式的位置信息编码进行层次的网络地址配置，其中位置信息编码长度是由集群网络中的节点的系统规模及层次配置决定的。将位置信息编码分成低位数据段、中位数据段以及高位数据段；并且，利用高位数据段来指定网络地址配置方式及有效位标志；在高位数据段为特定值的情况下判断当前编码有效并使用位置信息编码进行节点网络地址配置，否则表示采用节点文件系统的网络地址配置文件进行节点网络地址配置。
-
Patent Agency Ranking
公开(公告)号：CN102761472A
公开(公告)日：2012-10-31
申请号：CN201110110820.2
申请日：2011-04-29
Applicant: 无锡江南计算技术研究所
Abstract: 一种通信端口的路由方法包括：获取拓扑结构描述文件；获取通信源端的端口的名称；在所述拓扑结构描述文件中查找与所述通信源端的端口对应的通信目的端的端口的名称及通信目的端的标识；记录通信端口信息，基于所述通信端口信息为所述通信源端和通信目的端建立通信端口并配置通信通道。本发明公开的技术方案，降低了部件模型和并行事务级模拟系统之间的耦合度，提高并行事务级模拟系统的开发效率，降低对部件模型和并行事务级模拟系统维护的开销。
-
公开(公告)号：CN102760114A
公开(公告)日：2012-10-31
申请号：CN201110110825.5
申请日：2011-04-29
Applicant: 无锡江南计算技术研究所
IPC: G06F15/173 , G06F9/54 , G06F9/455
Abstract: 一种多处理器系统的通信仿真方法、引擎及系统，所述方法包括：创建多个仿真进程，每一个仿真进程对所述多处理器系统中的一个处理器进行仿真；获取所述多处理器系统中发送端处理器发出的通信消息，对所述发送端处理器的发送过程进行仿真，将所述通信消息转换为网络数据包；基于所述仿真进程之间的通信机制将所述网络数据包传输至对接收端处理器进行仿真的仿真进程；对所述接收端处理器的接收过程进行仿真，将所述网络数据包拆解为通信消息并将其传输至所述接收端处理器。本发明提高了通信仿真过程的可复用性。
-
公开(公告)号：CN102446158A
公开(公告)日：2012-05-09
申请号：CN201010508842.X
申请日：2010-10-12
Applicant: 无锡江南计算技术研究所
IPC: G06F15/167 , G06F9/50
Abstract: 一种多核处理器及多核处理器组，包括至少一个主核、至少一个从核阵列、第一互连结构和从核互连结构，所述从核阵列包括多个从核，所述从核与主核异构，其中，所述第一互连结构和从核互连结构用于所述主核与所述从核阵列间的通信，所述从核互连结构还用于所述从核阵列中任意两从核间的通信，作为一个优选的技术方案，所述主核为通用处理器核，所述从核为微结构和指令集经过精简优化的处理器核，且所述多核处理器集成在同一芯片上。本发明改善了处理器核之间的通信效率，提高了整个多核处理器的计算密度，实现了通用控制功能和高计算密度的均衡。
-
公开(公告)号：CN102446157A
公开(公告)日：2012-05-09
申请号：CN201010508839.8
申请日：2010-10-12
Applicant: 无锡江南计算技术研究所
IPC: G06F15/167 , G06F12/08
Abstract: 一种基于阵列结构的处理器核心的通信方法及通信装置。所述基于阵列结构的处理器核心的通信方法包括：发送端处理器核心获取数据发送指令并进行解析；基于所述数据发送指令的解析结果，所述发送端处理器核心从其通用寄存器文件中获取数据，并将所述数据存储到其发送缓冲单元中；发送端处理器核心将其发送缓冲单元中的数据发送至所述数据发送指令指示的目标处理器核心的接收缓冲单元；目标处理器核心获取数据接收指令并进行解析；基于所述数据接收指令的解析结果，所述目标处理器核心从其接收缓冲单元中获取数据，并将数据存储到其通用寄存器文件中。
-
公开(公告)号：CN106126434B
公开(公告)日：2019-04-30
申请号：CN201610460009.X
申请日：2016-06-22
Applicant: 中国科学院计算技术研究所 , 无锡江南计算技术研究所
IPC: G06F12/02 , G06F12/0893
Abstract: 本发明适用于计算机技术领域，提供了一种中央处理器缓存区的缓存行的替换方法及装置，所述方法包括：步骤1，根据分别缓存在所述中央处理器缓存区的多个缓存行中的多个应用程序的任务的优先级标识值和被访问的时间间隔，计算所述中央处理器缓存区中需要被替换的缓存行；步骤2，将所述中央处理器缓存区中需要被替换的缓存行进行替换。借此，本发明提高了实时性数据块的命中率。
-
-
-
-
-
-
-
-
-
Search Results
69
records
(took 0.032 seconds)
