-
公开(公告)号:CN103034295A
公开(公告)日:2013-04-10
申请号:CN201210575825.7
申请日:2012-12-26
Applicant: 无锡江南计算技术研究所
Abstract: 一种输入输出能力增强的可重构微服务器,包括:微处理器、系统总线、内存、可重构加速部件以及输入输出外设;其中,微处理器、内存和输入输出外设连接至系统总线;微处理器直接连接至可重构加速部件;可重构加速部件包括:可重构运算加速模块、多个可重构I/O增强单元、以及与可重构I/O增强单元中的每一个单独连接的多个I/O控制器;其中,多个可重构I/O增强单元连接至可重构运算加速模块和系统总线;而且其中,可重构I/O增强单元中的每一个的对应的多个I/O控制器连接至具有相同资源类型的I/O设备,由此可重构I/O增强单元中的每一个及其对应的多个I/O控制器用于控制与具有相同资源类型的I/O设备之间的数据交换。
-
公开(公告)号:CN103019324A
公开(公告)日:2013-04-03
申请号:CN201210575004.3
申请日:2012-12-26
Applicant: 无锡江南计算技术研究所
Abstract: 一种内存能力增强的可重构微服务器,包括:微处理器、系统总线、内存、可重构加速部件以及I/O外设;其中,微处理器、内存和I/O外设连接至系统总线,从而微处理器通过系统总线与内存和I/O外设进行数据交换;微处理器直接连接至可重构加速部件;并且,可重构加速部件连接至系统总线,从而通过系统总线与内存和I/O外设进行数据交换;可重构加速部件包括:可重构运算加速模块、总线接口转换模块、内部模块接口转换模块、内存访问模式扩展与增强模块、以及多个可重构内存控制器;可重构运算加速模块和总线接口转换模块直接连接至系统总线以进行数据交换。
-
公开(公告)号:CN101989942B
公开(公告)日:2012-10-31
申请号:CN200910165362.5
申请日:2009-08-07
Applicant: 无锡江南计算技术研究所
IPC: H04L12/40 , H04L12/437
Abstract: 一种仲裁控制方法、应用该仲裁控制方法的通信方法、仲裁器和应用该仲裁器的通信系统,其中,所述仲裁控制方法包括:对通信请求进行排序,所述排序与所述通信请求的链路距离和提交时间相关;对排序的所述通信请求进行筛选并提交筛选后的通信请求;根据所提交的通信请求的类型,对所述通信请求进行仲裁,返回仲裁失败响应或仲裁成功响应;根据所述仲裁响应,更新链路记录和信用记录。本发明通过对通信资源信用和链路的集中管理和分配,简化了仲裁过程,提高了流水仲裁能力和链路的通信效率。
-
公开(公告)号:CN102446159A
公开(公告)日:2012-05-09
申请号:CN201010508870.1
申请日:2010-10-12
Applicant: 无锡江南计算技术研究所
IPC: G06F15/167 , G06F12/02
Abstract: 一种多核处理器的数据管理方法及装置,所述多核处理器包括处理器核心阵列和处理器核心互连结构,所述处理器核心阵列包括多个处理器核心,所述处理器核心包括具有多个存储单元的核内存储器,所述处理器核心互连结构用于所述处理器核心阵列中任意两处理器核心间的通信,所述方法包括:对所述处理器核心的核内存储器的存储单元分配存储地址;根据所述存储单元的存储地址在至少一个处理器核心的核内存储器和主存之间进行数据传输。本发明提高了数据的读写效率,利用批量化的访存方式,将多次数据访问合并,避免了零散访问主存的效率损失问题,并提供了多种编址方式和相应的数据传输方式,能够满足多种计算过程的应用需要。
-
公开(公告)号:CN103076849B
公开(公告)日:2014-07-02
申请号:CN201210580256.5
申请日:2012-12-26
Applicant: 无锡江南计算技术研究所
Inventor: 谢向辉 , 吴东 , 钱磊 , 原昊 , 张昆 , 臧春峰 , 郝子宇 , 张鲁飞 , 李玺 , 严忻凯 , 邬贵明 , 方兴 , 叶楠 , 胡苏太 , 韦海亮 , 周浩杰 , 陶志荣
Abstract: 一种可重构微服务器系统,包括:微处理器、系统总线、内存、可重构加速部件以及输入输出外设;其中,微处理器、内存和输入输出外设连接至系统总线,从而微处理器通过系统总线与内存和输入输出外设进行数据交换;而且,可重构加速部件连接至微处理器和/或系统总线,从而与微处理器和/或连接在系统总线上的内存和输入输出外设进行数据交换。此外,可重构加速部件可以连接独立的内存、输入输出外设和其它扩展接口。
-
公开(公告)号:CN102446159B
公开(公告)日:2013-09-18
申请号:CN201010508870.1
申请日:2010-10-12
Applicant: 无锡江南计算技术研究所
IPC: G06F15/167 , G06F12/02
Abstract: 一种多核处理器的数据管理方法及装置,所述多核处理器包括处理器核心阵列和处理器核心互连结构,所述处理器核心阵列包括多个处理器核心,所述处理器核心包括具有多个存储单元的核内存储器,所述处理器核心互连结构用于所述处理器核心阵列中任意两处理器核心间的通信,所述方法包括:对所述处理器核心的核内存储器的存储单元分配存储地址;根据所述存储单元的存储地址在至少一个处理器核心的核内存储器和主存之间进行数据传输。本发明提高了数据的读写效率,利用批量化的访存方式,将多次数据访问合并,避免了零散访问主存的效率损失问题,并提供了多种编址方式和相应的数据传输方式,能够满足多种计算过程的应用需要。
-
公开(公告)号:CN102446158B
公开(公告)日:2013-09-18
申请号:CN201010508842.X
申请日:2010-10-12
Applicant: 无锡江南计算技术研究所
IPC: G06F15/167 , G06F9/50
Abstract: 一种多核处理器及多核处理器组,包括至少一个主核、至少一个从核阵列、第一互连结构和从核互连结构,所述从核阵列包括多个从核,所述从核与主核异构,其中,所述第一互连结构和从核互连结构用于所述主核与所述从核阵列间的通信,所述从核互连结构还用于所述从核阵列中任意两从核间的通信,作为一个优选的技术方案,所述主核为通用处理器核,所述从核为微结构和指令集经过精简优化的处理器核,且所述多核处理器集成在同一芯片上。本发明改善了处理器核之间的通信效率,提高了整个多核处理器的计算密度,实现了通用控制功能和高计算密度的均衡。
-
公开(公告)号:CN103064820A
公开(公告)日:2013-04-24
申请号:CN201210574582.5
申请日:2012-12-26
Applicant: 无锡江南计算技术研究所
Inventor: 谢向辉 , 吴东 , 钱磊 , 原昊 , 张昆 , 臧春峰 , 郝子宇 , 张鲁飞 , 李玺 , 严忻凯 , 邬贵明 , 方兴 , 叶楠 , 胡苏太 , 韦海亮 , 周浩杰 , 陶志荣
Abstract: 一种基于可重构微服务器的集群计算系统,包括:多个可重构微服务器计算节点以及通用可扩展交换网络;多个可重构微服务器计算节点具有通用网络接口;并且通用可扩展交换网络基于通用的标准网络协议,通过网络拓扑结构将所述多个可重构微服务器计算节点的通用网络接口互连在一起。所述可重构微服务器计算节点还包括:微处理器、系统总线、内存、可重构加速部件以及输入输出外设;其中,微处理器、内存和输入输出外设连接至系统总线,从而微处理器通过系统总线与内存和输入输出外设进行数据交换;可重构加速部件连接至微处理器和/或系统总线,从而与微处理器和/或连接在系统总线上的内存和输入输出外设进行数据交换。
-
公开(公告)号:CN103020008A
公开(公告)日:2013-04-03
申请号:CN201210575648.2
申请日:2012-12-26
Applicant: 无锡江南计算技术研究所
Inventor: 谢向辉 , 吴东 , 原昊 , 钱磊 , 张昆 , 臧春峰 , 郝子宇 , 张鲁飞 , 李玺 , 严忻凯 , 邬贵明 , 方兴 , 叶楠 , 胡苏太 , 韦海亮 , 周浩杰 , 陶志荣
IPC: G06F15/76
Abstract: 本发明提供了一种计算能力增强的可重构微服务器,包括:微处理器、系统总线、内存、可重构加速部件以及输入输出外设;其中,微处理器、内存和输入输出外设连接至系统总线,从而微处理器通过系统总线与内存和输入输出外设进行数据交换;而且,微处理器直接连接至可重构加速部件;并且,可重构加速部件连接至系统总线,从而通过系统总线与内存和输入输出外设进行数据交换;其中,可重构加速部件包括可重构指令扩展单元、可重构硬件线程单元以及可重构任务加速单元中的至少一个。
-
公开(公告)号:CN101989942A
公开(公告)日:2011-03-23
申请号:CN200910165362.5
申请日:2009-08-07
Applicant: 无锡江南计算技术研究所
IPC: H04L12/40 , H04L12/437
Abstract: 一种仲裁控制方法、应用该仲裁控制方法的通信方法、仲裁器和应用该仲裁器的通信系统,其中,所述仲裁控制方法包括:对通信请求进行排序,所述排序与所述通信请求的链路距离和提交时间相关;对排序的所述通信请求进行筛选并提交筛选后的通信请求;根据所提交的通信请求的类型,对所述通信请求进行仲裁,返回仲裁失败响应或仲裁成功响应;根据所述仲裁响应,更新链路记录和信用记录。本发明通过对通信资源信用和链路的集中管理和分配,简化了仲裁过程,提高了流水仲裁能力和链路的通信效率。
-
-
-
-
-
-
-
-
-