-
公开(公告)号：CN110727584A
公开(公告)日：2020-01-24
申请号：CN201910850481.8
申请日：2019-09-10
Applicant: 无锡江南计算技术研究所
IPC: G06F11/36
Abstract: 一种处理器硅前验证用的RTL与参考模型实时比较方法，属于中央处理器芯片硅前功能正确性验证技术领域。方法包括步骤S01，当监测到RTL的通用寄存器回写信号时，将RTL回写的值记录于Testbench中的RTL缓冲内；步骤S02，比较Testbench中的RTL缓冲中条目和Testbench中参考模型缓冲中条目，若相等，则返回步骤S01，若不相等，则报错退出。本发明能够支持不同体系结构的处理器运行结果的正确性的实时比较，可在处理器的正确性验证中实现指令级的精确结果比较，提高验证环境构建速度和可靠性，提高处理器验证效率，降低处理器验证的难度和门槛。
-
公开(公告)号：CN110704234B
公开(公告)日：2023-05-23
申请号：CN201910861709.3
申请日：2019-09-12
Applicant: 无锡江南计算技术研究所
IPC: G06F11/10 , G06F11/22 , G06F11/263
Abstract: 本发明涉及芯片验证技术领域，具体涉及一种存控数据传输错误注入方法。本发明通过以下技术方案得以实现的：一种存控数据传输错误注入方法，包含如下步骤；步骤S01：抽象数据传输协议步骤，对数据传输协议进行抽象处理，从而保证错误注入与协议产生交底的耦合度；步骤S02：故障模型抽象步骤，对注错模块进行配置；步骤S03：注入方式配置步骤，对焦点及伪随机设计进行设置。本发明的目的是提供一种存控数据传输错误注入方法，能够使用统一的错误注入接口，注入定向错误或伪随机错误，提高待测设计的容错功能测试效率，大大降低测试集开发工作量。
-
Patent Agency Ranking
公开(公告)号：CN110727583B
公开(公告)日：2022-11-15
申请号：CN201910845696.0
申请日：2019-09-09
Applicant: 无锡江南计算技术研究所
IPC: G06F11/36
Abstract: 本发明涉及芯片验证技术领域，具体涉及一种基于可扩展验证组件构建验证环境的方法。本发明通过以下技术方案得以实现的：一种基于可扩展验证组件构建验证环境的方法，包含如下步骤：环境构成要素排序步骤：将的环境构成要素分析，根据所述构成要素的可扩展性和通用性进行排序；元素分层步骤：从底到下分成若干元素层，可扩展性和通用性最好的元素放置在最底层；验证组件形成步骤；验证环境框架定义步骤：利用脚本组件库将所述验证组件装填，构成实际运行的验证环境。本发明的目的是提供一种基于可扩展验证组件构建验证环境的方法，即使面对复杂芯片的验证时，依旧可以有针对性的快速构建验证环境，大大提升验证环境的构建效率。
-
公开(公告)号：CN113535499A
公开(公告)日：2021-10-22
申请号：CN202110829386.7
申请日：2021-07-22
Applicant: 无锡江南计算技术研究所
IPC: G06F11/263 , G06F11/26 , G06F11/22
Abstract: 本发明公开了一种支持多核心共享访问的多类型并存访存流验证方法，该方法包括获取待测访存部件对应存储系统的系统信息，基于系统信息构建待测访存部件对应的验证系统，验证系统包括若干虚拟模型；当检测到多源核心请求指令时，确定发出多源核心请求指令的各测试激励；分别确定各测试激励对应的各虚拟模型，基于各虚拟模型并行处理多源核心请求指令，得到各虚拟响应结果。本发明短时间内实现各虚拟模型的请求发送、解析、响应处理等功能，最终通过比较真实和虚拟响应来判断待测访存部件处理、解析和转发的正确性，通过此验证方法和系统更易发现错误和错误定位，保证了待测访存部件的正确性，流片无错误。
-
公开(公告)号：CN110795897B
公开(公告)日：2021-06-22
申请号：CN201910841142.3
申请日：2019-09-06
Applicant: 无锡江南计算技术研究所
Abstract: 本发明涉及芯片验证技术领域，具体涉及一种针对多种错误类型的片上存储器BIST验证方法。本发明通过以下技术方案得以实现的：一种针对多种错误类型的片上存储器BIST验证方法，S01、验证环境搭建步骤、S02、激励规则制定步骤、S03、造错模块添加步骤、S04、结果验证步骤。本发明的目的是提供一种针对多种错误类型的片上存储器BIST验证方法，在测试过程中，充分遍历实现BIST测试中所有可出现的错误类型，保证测试修复逻辑的正确性并提升操作效率。
-
公开(公告)号：CN110704260A
公开(公告)日：2020-01-17
申请号：CN201910857719.X
申请日：2019-09-11
Applicant: 无锡江南计算技术研究所
IPC: G06F11/22
Abstract: 一种用于处理器IO寄存器测试激励的可重用方法，属于计算机体系结构处理器技术领域。方法包括定义IO寄存器读写测试用的父类；在部件级或芯片级的IO接口上，实现继承上述父类的测试子类。本发明不用重复开发同一IO寄存器在不同测试环境下的测试激励，显著减少测试激励开发总量，加快了IO寄存器相关的错误收敛速度，压缩了处理器验证周期。测试激励可继承性良好，易用性增强。
-
公开(公告)号：CN110704234A
公开(公告)日：2020-01-17
申请号：CN201910861709.3
申请日：2019-09-12
Applicant: 无锡江南计算技术研究所
IPC: G06F11/10 , G06F11/22 , G06F11/263
Abstract: 本发明涉及芯片验证技术领域，具体涉及一种存控数据传输错误注入方法。本发明通过以下技术方案得以实现的：一种存控数据传输错误注入方法，包含如下步骤；步骤S01：抽象数据传输协议步骤，对数据传输协议进行抽象处理，从而保证错误注入与协议产生交底的耦合度；步骤S02：故障模型抽象步骤，对注错模块进行配置；步骤S03：注入方式配置步骤，对焦点及伪随机设计进行设置。本发明的目的是提供一种存控数据传输错误注入方法，能够使用统一的错误注入接口，注入定向错误或伪随机错误，提高待测设计的容错功能测试效率，大大降低测试集开发工作量。
-
-
-
-
-
-
Search Results
17
records
(took 0.055 seconds)
