-
公开(公告)号：CN114242663B
公开(公告)日：2024-09-24
申请号：CN202111500130.8
申请日：2021-12-09
Applicant: 扬州扬杰电子科技股份有限公司
IPC: H01L23/14 , H01L21/48 , H01L29/739
Abstract: 一种IGBT低应力封装结构及制备方法。提供了一种便于释放所受到的热应力或机械应力，避免由此产生的绝缘衬底整体翘曲或断裂以及对芯片和芯片焊料层的作用而导致器件性能的劣化与失效的一种IGBT低应力封装结构及制备方法。包括自下而上依次叠合的基板、绝缘衬底基板和芯片；所述绝缘衬底基板包括依次键合的上金属层、绝缘衬底和下金属层；所述绝缘衬底包括若干绝缘基片，若干所述绝缘基片分别呈正十字形结构，并交错组合。所述绝缘基片的各个边的边长相等。各所述绝缘基片相邻的侧面相互贴合。本发明避免所述应力对芯片和芯片焊料层的作用而导致器件性能的劣化乃至失效，可应用于大尺寸、大功率的IGBT器件或功率模块。
-
公开(公告)号：CN118629867A
公开(公告)日：2024-09-10
申请号：CN202410712262.4
申请日：2024-06-04
Applicant: 扬州扬杰电子科技股份有限公司
IPC: H01L21/329 , H01L29/872 , H01L23/31
Abstract: 一种提高可靠性能力的碳化硅二极管及其制备方法，涉及半导体技术领域。通过改变无机钝化层的组成结构，设计成了SiO2、SiN、SiO2三明治的结构，其中每层SiO2的厚度不小于200nm，SiN的厚度不小于600nm，上层为有机钝化层。类似三明治的三层结构使得器件在高压的H3TRB可靠性项目中能够更好得到保护，在高压的H3TRB项目中，随着项目的进行，三层结构的无机钝化层可以保证器件在实验过程中更好的隔绝水汽，保护碳化硅外延层，从而提高器件的高压H3TRB的可靠性。
-
公开(公告)号：CN118610094A
公开(公告)日：2024-09-06
申请号：CN202410944073.X
申请日：2024-07-15
Applicant: 扬州扬杰电子科技股份有限公司
IPC: H01L21/336 , H01L29/78 , H01L29/10 , H01L29/06
Abstract: MOSFET新型终端结构及其制备方法，涉及半导体技术领域。本发明将源极沟槽沿y轴方向与第一截止沟槽相交，第一截止沟槽内圈侧壁和P+沟道层、N+层接触，在不增加额外工艺步骤的条件下，第一截止沟槽内圈侧壁和源极沟槽侧壁同时起到形成导电沟道反型层的作用，减小了器件在导通状态下的导通电阻。
-
公开(公告)号：CN118588705A
公开(公告)日：2024-09-03
申请号：CN202410623595.X
申请日：2024-05-20
Applicant: 扬州扬杰电子科技股份有限公司
IPC: H01L27/08 , H01L23/535 , H01L21/77 , H01L21/768
Abstract: 单芯片集成全桥及其制备方法，涉及半导体技术领域。本案中全桥整流芯片有效利用了芯片的面积，使用本案中全桥整流芯片只需要将一个芯片进行封装，封装工艺步骤和成本降低，使用本案中全桥整流芯片可以减少四分之三的芯片使用量，功率密度是传统全桥器件的4倍。
-
公开(公告)号：CN118588563A
公开(公告)日：2024-09-03
申请号：CN202410623592.6
申请日：2024-05-20
Applicant: 扬州扬杰电子科技股份有限公司
IPC: H01L21/336 , H01L29/78 , H01L29/06
Abstract: 一种改善双极退化的碳化硅MOSFET器件及制备方法。涉及半导体技术领域。包括如下步骤：S100，在碳化硅衬底上外延生长形成碳化硅漂移层；S200，在碳化硅漂移层源区形成N+区；S300，在碳化硅漂移层形成PW区；S400，在PW区形成Spacer层，通过离子注入形成NP区；S500，在PW区形成PP区；S600，在碳化硅漂移层形成JFET区；S700，在碳化硅漂移层顶面形成栅氧层；S800，在栅氧层上通过沉积多晶硅形成Poly层，作为栅电极引出；S900，在Poly层上通过沉积形成与Poly层和NP区相接触的隔离介质层，隔绝栅极和源级，避免两处短接；本发明降低器件电阻，提高器件通流能力，降低了器件发生双极退化的可能性。
-
Patent Agency Ranking
公开(公告)号：CN118507525A
公开(公告)日：2024-08-16
申请号：CN202410835255.3
申请日：2024-06-26
Applicant: 扬州扬杰电子科技股份有限公司
IPC: H01L29/78 , H01L21/336
Abstract: 一种集成异质结二极管的SiC器件及制备方法，涉及半导体技术领域。采用P型多晶硅与SiC漂移层之间形成异质结，形成类似肖特基二极管的结构，由于异质结的势垒高度可以通过材料的掺杂浓度和界面电荷来调节，因此可以使其导通电阻更小，在器件续流过程中此异质结二极管先行开启，避免了SiC MOSFET发生双极退化效应，同时所带来的续流损耗也会更小。
-
公开(公告)号：CN118507524A
公开(公告)日：2024-08-16
申请号：CN202410833642.3
申请日：2024-06-26
Applicant: 扬州扬杰电子科技股份有限公司
IPC: H01L29/78 , H01L21/336
Abstract: 一种集成SBD的SiC场效应晶体管及制备方法，涉及半导体技术领域。在SiC MOSFET器件中集成SBD结构，在不影响器件源胞通流能力的同时，将原本在续流过程中只有PN结体二极管作为泄流路径，转变为同时有SBD和PN结两种体二极管作为路径，不仅减小了器件在续流过程中的导通损耗，而且也降低了器件双极退化效应的发生，使得器件可以更长期稳定的使用。
-
公开(公告)号：CN112768358B
公开(公告)日：2024-08-09
申请号：CN202011638927.X
申请日：2020-12-31
Applicant: 扬州扬杰电子科技股份有限公司
IPC: H01L21/335 , H01L29/06 , H01L29/417 , H01L29/423 , H01L29/778
Abstract: 一种氮化镓高电子迁移率晶体管及其制备方法。涉及氮化镓功率半导体器件。本发明中通道层、电流阻挡层孔径、漂移层和两个漂移通道构成一个环状的漂移区结构，相对于仅有横向漂移区的横向导通型氮化镓HEMT器件结构或者仅有垂直漂移区的垂直导通型氮化镓HEMT器件结构，本发明中的漂移区路径总长度大于制作在相同尺寸的基板及外延层上的横向导通型器件结构或者垂直导通型器件结构的氮化镓HEMT中漂移区路径的长度，由此增大氮化镓HEMT器件的阻断电压。本发明具有提高器件的阻断电压，同时使器件的栅极电极、源极电极、漏极电极汇集于其结构的顶面，形成共面的器件输入输出电极结构，便于实现器件的平面集成以及在功率集成电路中的应用。
-
公开(公告)号：CN118213276B
公开(公告)日：2024-08-02
申请号：CN202410623579.0
申请日：2024-05-20
Applicant: 扬州扬杰电子科技股份有限公司
IPC: H01L21/336 , H01L21/28 , H01L29/06 , H01L29/423 , H01L29/78
Abstract: 一种沟槽栅碳化硅MOSFET器件及其制备方法，涉及半导体技术领域。沟槽栅碳化硅MOSFET器件由于曲率效应，使得沟槽底部拐角易引起电场集中，并且生长形成的栅氧层由于较高的界面态导致质量较差，因此沟槽栅碳化硅MOSFET器件的沟槽底部拐角的保护设计决定着器件可靠性。本发明通过在沟槽底部形成高浓度的Pshield区，将拐角完全包裹，使得原本集中在沟槽栅氧底部拐角的场强集中在Pshield区，避免了沟槽栅氧的失效。
-
公开(公告)号：CN118197998B
公开(公告)日：2024-08-02
申请号：CN202410623600.7
申请日：2024-05-20
Applicant: 扬州扬杰电子科技股份有限公司
IPC: H01L21/82 , H01L21/28 , H01L29/417 , H01L27/08
Abstract: 提高器件功率密度的半桥整流芯片，涉及半导体技术领域。传统半桥器件需要将两个二极管芯片反向并联封装，封装工艺流程复杂，封装本体大，造成器件功率密度的降低和成本的增加，本案中半桥整流芯片将两个反向并联的二极管集成在一个芯片上，第一阳极到第一阴极区域的二极管垂直导电，第二阳极到第二阴极区域的二极管水平导电，有效利用了芯片的面积，使用本案中半桥整流芯片只需要封装一个芯片，封装工艺步骤和成本降低，使用本案中半桥整流芯片可以减少一半的芯片使用量，器件功率密度是传统半桥器件的2倍。
-
-
-
-
-
-
-
-
-
Search Results
745
records
(took 0.222 seconds)
