-
公开(公告)号：CN118197923B
公开(公告)日：2024-08-02
申请号：CN202410623584.1
申请日：2024-05-20
Applicant: 扬州扬杰电子科技股份有限公司
IPC: H01L21/336 , H01L21/28 , H01L29/06 , H01L29/423 , H01L29/78
Abstract: 一种降低沟槽栅氧电场的碳化硅MOSFET器件及制备方法，涉及半导体技术领域。沟槽栅碳化硅MOSFET由于沟槽栅氧底部拐角的界面电场集中，以及栅氧的高界面态，导致器件在运行过程中栅氧层易产生击穿失效，大幅影响着器件的使用可靠性。本发明在沟槽栅氧底部设有一层浓度较浅的N‑区，这层浅N‑区完全将沟槽底部包裹，帮助PN结在沟槽栅氧底部进行耗尽，避免了电场集中，从而降低了器件沟槽栅氧的击穿失效概率，提高器件可靠性。根据仿真验证，本发明结构将原本聚集于沟槽栅氧底部拐角的电场转移到了浅N‑区，最大场强数值也降低了近60%。
-
公开(公告)号：CN117317017A
公开(公告)日：2023-12-29
申请号：CN202311405655.2
申请日：2023-10-27
Applicant: 扬州扬杰电子科技股份有限公司
IPC: H01L29/78 , H01L29/06 , H01L21/336
Abstract: 一种碳化硅MOSFET器件及其制备方法。涉及半导体技术领域。包括从下而上依次设置的碳化硅衬底和碳化硅漂移层；所述碳化硅漂移层的顶面设有若干间隔向下延伸的PW区；所述PW区的顶面设有向下延伸的NP区和PP区一；相邻所述PW区之间设有源级处沟槽，所述源级处沟槽的槽底设有向下延伸的PP区二；所述碳化硅漂移层顶面的端部和中部分别设有从下而上依次设置的栅氧层、Poly层和隔离层；所述隔离层从侧部向下延伸与NP区连接；本发明通过在碳化硅MOSFET中形成沟槽体二极管，使得体二极管导通从N型漂移层开始，提高了体二极管的导通能力，并且有效避免了由于电子和空穴的复合现象而导致的晶格缺陷蔓延，从而减小双极退化现象引起的器件性能退化。
-
公开(公告)号：CN117316984A
公开(公告)日：2023-12-29
申请号：CN202311405650.X
申请日：2023-10-27
Applicant: 扬州扬杰电子科技股份有限公司
IPC: H01L29/06 , H01L29/872 , H01L21/329
Abstract: 一种新型源区沟槽碳化硅二极管器件及其制备方法。涉及半导体技术领域。包括从下而上依次设置的背面加厚金属、背面欧姆接触金属、碳化硅衬底、碳化硅外延层和N型注入区；所述N型注入区的顶面设有伸入碳化硅外延层的终端沟槽和若干间隔设置的源区沟槽；所述源区沟槽的槽底设有向下延伸的P型注入区；所述终端沟槽的顶面设有伸入碳化硅外延层的P型主结和若干间隔设置的P型分压环；所述碳化硅外延层上设有覆盖P型主和若干P型分压环的场氧层；本发明在不增加单颗芯片面积和工艺复杂程度的基础上，进一步降低了器件的正向导通压降。
-
公开(公告)号：CN117316983A
公开(公告)日：2023-12-29
申请号：CN202311405648.2
申请日：2023-10-27
Applicant: 扬州扬杰电子科技股份有限公司
IPC: H01L29/06 , H01L29/78 , H01L21/336
Abstract: 一种提升SIC功率器件短路鲁棒性的结构及制造方法。涉及功率半导体技术领域。包括以下步骤：步骤001，提供一种N型重掺杂类型的衬底，即为N+型SiC半导体衬底，掺杂浓度为360~400um，掺杂浓度为1e19 cm‑2；N+型衬底具有两个表面，分为正面与背面，在正面形成一层N型缓冲层，厚度为0.8~1um，掺杂浓度为1e18 cm‑2；在N型缓冲层覆盖N型轻掺杂类型的漂移层1e16 cm‑2，,即为背面形成金属电极层N‑型漂移层，厚度为；步骤5~15um002，，在漂移层的表面通掺杂浓度为5e15~过光刻掩膜，进行P型掺杂形成P‑Well阱区；本发明制作工艺简单，效果显著，可以应用于新型碳化硅MOSFET功率器件的制造。
-
公开(公告)号：CN115985939A
公开(公告)日：2023-04-18
申请号：CN202211737278.8
申请日：2022-12-31
Applicant: 扬州扬杰电子科技股份有限公司
IPC: H01L29/06 , H01L21/329 , H01L29/16 , H01L29/872
Abstract: 一种终端沟槽结构的碳化硅二极管及其制备方法，涉及碳化硅二极管器件。包括从下而上依次连接的背面加厚金属、背面欧姆接触金属、碳化硅衬底和碳化硅外延层；所述碳化硅外延层上设有交替设置的P型扩散区和P型分压环；所述碳化硅外延层的一侧设有从下而上依次设置的正面接触金属和正面加厚金属；所述碳化硅外延层的另一侧设有伸入正面接触金属下方的场氧；所述场氧的上方设有延伸至正面加厚金属上方的钝化层。具体的，所述钝化层包括从下而上依次设置的无机钝化层和有机钝化层。具体的，所述碳化硅衬底和碳化硅外延层导电类型均为N型。具体的，若干所述P型扩散区的间距相同。本发明很大程度上增强了器件的反向耐压性能。
-
Patent Agency Ranking
公开(公告)号：CN114864663A
公开(公告)日：2022-08-05
申请号：CN202210464002.0
申请日：2022-04-29
Applicant: 扬州扬杰电子科技股份有限公司
IPC: H01L29/06 , H01L29/40 , H01L29/872 , H01L21/329 , H01L23/31
Abstract: 一种碳化硅肖特基二极管及其制造方法。涉及半导体领域。包括设置于碳化硅衬底正面的外延层和背面的欧姆接触电极；所述欧姆接触电极上设有下金属层；还包括：P型掺杂区，所述P型掺杂区从外延层的顶部向下延伸；场氧一，所述场氧一设置在所述外延层的顶部；场氧二，所述场氧二设置在所述外延层的顶部，位于所述场氧一的侧部，正面金属接触电极，所述正面金属接触电极设置在所述P型掺杂区的上方，侧部与场氧一连接；上金属层，所述上金属层设置在所述正面金属接触电极的上方；本发明减小了器件表面受外来电荷或电场的影响，可以有效的保护器件耐压长期稳定性和可靠性。
-
公开(公告)号：CN119743969A
公开(公告)日：2025-04-01
申请号：CN202411950010.1
申请日：2024-12-27
Applicant: 扬州扬杰电子科技股份有限公司
Abstract: 一种增强栅氧可靠性的SiC MOSFET器件及制备方法，涉及半导体技术领域。在N‑区中依次形成P+区和栅底氧化层，栅底氧化层可以在不影响器件导通电阻的情况下显著提高栅氧底部的可靠性，且栅底氧化层也可降低芯片的Crss寄生电容，有利于器件高频应用；再利用P+区屏蔽栅氧底部的电场，可进一步提升栅氧可靠性。
-
公开(公告)号：CN119545834A
公开(公告)日：2025-02-28
申请号：CN202411544378.8
申请日：2024-10-31
Applicant: 扬州扬杰电子科技股份有限公司
Abstract: 一种碳化硅MOSFET器件制备方法，涉及半导体技术领域。包括从下而上依次设置的N+Sub层、N‑Drift层、掺杂浓度为1E17‑5E18cm‑2的N+区、CSL层、栅氧化层、Poly层、隔离介质层和正面电极金属层；N+区顶面设有若干向下延伸的P+区；P+区的掺杂浓度为3E17‑1E19cm‑2；在平面栅SiC MOSFET中的P‑body区底部形成重掺杂的N+区和P+区，使得器件在续流过程中寄生PN结体二极管的空穴会被截止在P+区中间的N+区中，不会移动到Drift层，从而避免了空穴与Drift层电子发生复合，降低了双极退化效应的发生，提高器件长期稳定使用。
-
公开(公告)号：CN119421440A
公开(公告)日：2025-02-11
申请号：CN202411544390.9
申请日：2024-10-31
Applicant: 扬州扬杰电子科技股份有限公司
Abstract: 一种降低短路电流的SiC器件及制备方法。涉及半导体技术领域。包括如下步骤：S100，在SiC Sub层的顶面沉积形成SiC Drift层，并在SiC Drift层顶面注入形成P区；S200，在SiC Drift层的顶面沉积形成SiC Epi层，并在SiC Epi层内依次注入形成Pwell区、NP区和PP区；S300，在SiC Epi层的顶面依次形成栅氧化层、Poly层和隔离介质层；S400，在NP区和PP区的顶面形成欧姆接触合金层；S500，在器件上方金属溅射形成正面电极金属层。本发明在SiC MOSFET器件中通过在SiC Drift层的JFET底部形成P区，在器件工作在饱和区时，P区与Pwell区和SiC Drift层形成的耗尽层会相互连接，从而更好的屏蔽短路电流，降低器件在短路时的温升。
-
公开(公告)号：CN119421438A
公开(公告)日：2025-02-11
申请号：CN202411544376.9
申请日：2024-10-31
Applicant: 扬州扬杰电子科技股份有限公司
Abstract: 一种提高短路鲁棒性的SiC MOSFET及制备方法，涉及半导体技术领域。包括从下而上依次设置的SiC衬底层、SiC漂移层、Pwell层、NP层、掺杂浓度为1E15‑5E16cm‑2的N‑层和掺杂浓度为5E17‑1E19cm‑2的N+层；所述N+层的顶部设有若干向下延伸至Pwell层的PP区；所述N+层的顶部设有若干向下延伸至SiC漂移层的沟槽；所述沟槽的底部设有向下延伸的P‑shield区；所述沟槽内设有栅氧化层；所述栅氧化层上设有与N+层顶面齐平的Poly层；本发明在沟槽栅SiC MOSFET器件中形成多层不同掺杂浓度的N层，其中高掺杂浓度的N层作为器件开启时电流流向和连接源电极使用，而低掺杂浓度的N层则作为降低器件短路电流使用，从而可降低SiC MOSFET器件的短路电流，提高器件的短路鲁棒性。
-
-
-
-
-
-
-
-
-
Search Results
95
records
(took 0.047 seconds)
