公开(公告)号：CN102646708A

公开(公告)日：2012-08-22

申请号：CN201210044503.X

申请日：2012-02-16

Applicant: 富士电机株式会社

Inventor： 田村隆博 ,  大西泰彦

IPC: H01L29/78

CPC classification number: H01L29/0696 ,  H01L29/0634 ,  H01L29/1095 ,  H01L29/402 ,  H01L29/41741 ,  H01L29/7322 ,  H01L29/7395 ,  H01L29/7815

Abstract: 根据本发明的超结半导体器件包括漂移层，所述漂移层包括交替导电类型层100，其包括平行于n-型衬底的第一主表面交替排列的n-型区域1和p-型区域2，区域1和2在与第一主表面垂直的方向上长，区域1和2与第一主表面的方向平行地彼此相邻；第一主表面上的包括栅电极14和主源电极16a的主器件区域7；第一主表面上的包括栅电极14和主源电极16b的感测器件区域8；所述衬底的第二主表面上的共用漏电极20；以及位于衬底的第一主表面上的分隔区域9，该分隔区域9位于主器件区域7和感测器件区域8之间，该分隔区域9包括n-型区域3和位于n-型区域3中的p-型区域4，p-型区域4在与第一交替导电类型层平行和垂直的方向中处于电浮动状态。根据本发明，获得了超结半导体器件，其包括用于电流检测的感测器件区域，且即使在主器件区域和感测器件区域彼此之间电隔离时也便于防止击穿电压降低。

公开(公告)号：CN113767477B

公开(公告)日：2025-03-11

申请号：CN202080026724.7

申请日：2020-10-07

Applicant: 富士电机株式会社

Inventor： 田村隆博 ,  小野泽勇一

IPC: H10D62/10 ,  H10D30/60 ,  H10D30/01 ,  H10D8/00 ,  H10D8/01

Abstract: 提供半导体装置，该半导体装置具备：包含体施主的半导体基板；以及第一导电型的第一缓冲区，其设置于半导体基板的下表面侧，并且在半导体基板的深度方向上具有一个以上的掺杂浓度峰和一个以上的氢浓度峰，第一缓冲区的掺杂浓度峰中的最靠近半导体基板的下表面的最浅浓度峰的掺杂浓度为半导体基板的所述体施主浓度的50倍以下。最浅浓度峰的掺杂浓度可以低于在半导体基板的上表面与下表面之间流通额定电流的1/10的电流的情况下的基准载流子浓度。

公开(公告)号：CN112055887B

公开(公告)日：2024-06-25

申请号：CN201980028305.4

申请日：2019-11-14

Applicant: 富士电机株式会社

Inventor： 阿形泰典 ,  田村隆博 ,  安喰彻

IPC: H01L21/265 ,  H01L21/322 ,  H01L29/78 ,  H01L29/739 ,  H01L21/336

Abstract: 本发明提供一种具备半导体基板的半导体装置，半导体基板具有含有氢的含氢区域，含氢区域在至少一部分区域含有氦，含氢区域的深度方向上的氢化学浓度分布具有1个以上的氢浓度谷部，在各氢浓度谷部中，氢化学浓度是氧化学浓度的1/10以上。在至少一个氢浓度谷部中，氢化学浓度可以是氦化学浓度以上。

公开(公告)号：CN110462838B

公开(公告)日：2023-07-14

申请号：CN201880021352.1

申请日：2018-10-12

Applicant: 富士电机株式会社

Inventor： 田村隆博 ,  根本道生

IPC: H01L29/739 ,  H01L21/336 ,  H01L21/76 ,  H01L29/06 ,  H01L29/12 ,  H01L29/78

Abstract: 提供一种半导体装置，其具备：半导体基板，其具有漂移区；晶体管部，其具有集电区；二极管部，其具有阴极区；以及边界部，其在半导体基板的上表面配置于晶体管部与二极管部之间，且具有集电区，在晶体管部的台面部和边界部的台面部设置有发射区和基区，基区在设置有发射区的台面部中具有基区与栅极沟槽部接触的部分即沟道部，将沟道部投影于边界部的台面部的上表面而得的区域在台面部的上表面中的密度比向晶体管部的台面部的上表面投影沟道部而得的区域的密度小。

公开(公告)号：CN111095565B

公开(公告)日：2023-04-07

申请号：CN201880050073.8

申请日：2018-11-21

Applicant: 富士电机株式会社

Inventor： 田村隆博 ,  小野泽勇一

IPC: H01L29/78 ,  H01L21/336 ,  H01L21/8234 ,  H01L27/06 ,  H01L27/088 ,  H01L29/06 ,  H01L29/739 ,  H01L29/861 ,  H01L29/868

Abstract: 本发明提供半导体装置，缓和接触开口的端部处的电流集中。半导体装置具备：阳极区；阴极区；设置于阴极区的上方的埋入区；层间绝缘膜，配置于半导体基板的上表面的上方，并且设置有使阳极区的一部分露出的接触开口；以及在接触开口中与阳极区接触的上表面侧电极，埋入区包含端部埋入区，所述端部埋入区在垂直于半导体基板的上表面的截面中，从接触开口的下方的区域，通过接触开口的端部的下方，连续地设置到层间绝缘膜的下方的区域，在与半导体基板的上表面平行的第1方向上，设置于层间绝缘膜的下方的端部埋入区比设置于接触开口的下方的端部埋入区短。

公开(公告)号：CN112055887A

公开(公告)日：2020-12-08

申请号：CN201980028305.4

申请日：2019-11-14

Applicant: 富士电机株式会社

Inventor： 阿形泰典 ,  田村隆博 ,  安喰彻

IPC: H01L21/265 ,  H01L21/322 ,  H01L29/78 ,  H01L29/739 ,  H01L21/336

Abstract: 本发明提供一种具备半导体基板的半导体装置，半导体基板具有含有氢的含氢区域，含氢区域在至少一部分区域含有氦，含氢区域的深度方向上的氢化学浓度分布具有1个以上的氢浓度谷部，在各氢浓度谷部中，氢化学浓度是氧化学浓度的1/10以上。在至少一个氢浓度谷部中，氢化学浓度可以是氦化学浓度以上。

公开(公告)号：CN107851584A

公开(公告)日：2018-03-27

申请号：CN201780002628.7

申请日：2017-02-23

Applicant: 富士电机株式会社

Inventor： 田村隆博 ,  小野泽勇一 ,  高桥美咲

IPC: H01L21/336 ,  H01L21/265 ,  H01L21/322 ,  H01L29/739 ,  H01L29/78 ,  H01L29/861 ,  H01L29/868

CPC classification number: H01L21/221 ,  H01L21/265 ,  H01L21/322 ,  H01L27/0664 ,  H01L29/0638 ,  H01L29/0834 ,  H01L29/1095 ,  H01L29/739 ,  H01L29/7397 ,  H01L29/78 ,  H01L29/861 ,  H01L29/8613 ,  H01L29/868

Abstract: 本发明提供一种半导体装置，具备：第一区域，其形成于半导体基板的正面侧；漂移区，其形成于比第一区域更靠近半导体基板的背面侧的位置；缓冲区，其形成于比漂移区更靠近半导体基板的背面侧的位置，包括1个以上的比漂移区的杂质浓度高的杂质浓度的峰；寿命控制体，其配置于半导体基板的背面侧，使载流子寿命缩短，寿命控制体的浓度的峰配置在缓冲区的杂质浓度的峰中的最靠近半导体基板的正面侧的峰与半导体基板的背面之间。

公开(公告)号：CN107408581A

公开(公告)日：2017-11-28

申请号：CN201680014233.4

申请日：2016-08-05

Applicant: 富士电机株式会社

Inventor： 泷下博 ,  吉村尚 ,  田村隆博 ,  小野泽勇一 ,  山野彰生

IPC: H01L29/861 ,  H01L21/322 ,  H01L21/329 ,  H01L21/336 ,  H01L29/739 ,  H01L29/78 ,  H01L29/868

Abstract: 提供一种半导体装置，其具备：半导体基板，掺杂有杂质；正面侧电极，设置于半导体基板的正面侧；以及背面侧电极，设置于半导体基板的背面侧，半导体基板具有：峰区，配置于半导体基板的背面侧，并且杂质浓度具有一个以上的峰；高浓度区，配置于比峰区更靠向正面侧的位置，并且杂质浓度的分布比一个以上的峰平缓；以及低浓度区，配置于比高浓度区更靠向正面侧的位置，并且杂质浓度比高浓度区的杂质浓度和半导体基板的基板浓度低。

公开(公告)号：CN103493207B

公开(公告)日：2016-03-09

申请号：CN201280018575.5

申请日：2012-05-28

Applicant: 富士电机株式会社

Inventor： 曹大为 ,  北村睦美 ,  田村隆博 ,  大西泰彦

IPC: H01L29/78 ,  H01L29/06

CPC classification number: H01L29/7827 ,  H01L29/0634 ,  H01L29/0696 ,  H01L29/0878 ,  H01L29/1095 ,  H01L29/7811

Abstract: 半导体区域在平行pn层中交替排列，在所述平行pn层中，n型区和p型区沿与半导体基板的主面平行的方向交替排列。边缘终止区中的第二平行pn层（微细SJ单元（12E））的n漂移区（12c）与p分隔区（12d）之间的间距是活性区域中的第一平行pn层（主SJ单元（12））的n漂移区（12a）与p分隔区（12b）之间的间距的三分之二。在俯视下具有矩形形状的半导体基板的四个角上的主SJ单元（12）与微细SJ单元（12E）之间的边界上，主SJ单元（12）的两个相邻端部与微细SJ单元（12E）的三个相邻端部相对。由此，能减小工艺偏差的影响，并能减少微细SJ单元（12E）的n漂移区（12c）与p分隔区（12d）之间的相互扩散。

公开(公告)号：CN110785852B

公开(公告)日：2023-10-24

申请号：CN201880035669.0

申请日：2018-10-24

Applicant: 富士电机株式会社

Inventor： 田村隆博 ,  小野沢勇一 ,  高桥美咲 ,  三塚要 ,  尾崎大辅 ,  兼武昭徳

IPC: H01L29/739 ,  H01L21/336 ,  H01L21/8234 ,  H01L27/06 ,  H01L27/088 ,  H01L29/12 ,  H01L29/78 ,  H01L29/861 ,  H01L29/868

Abstract: 本发明提供半导体装置，其具有半导体基板，半导体基板具备二极管区、晶体管区和位于二极管区与晶体管区之间的边界区，边界区包括在半导体基板的正面侧的预先确定的深度位置从与二极管区邻接的端部起向晶体管区侧延伸设置的缺陷区，且边界区的至少一部分不具有在半导体基板的正面露出的第1导电型的发射区，晶体管区在夹在相邻的2个沟槽部之间且具有发射区的台面部中的最靠近边界区的台面部的下方不具有缺陷区。