公开(公告)号：CN103650141B

公开(公告)日：2016-06-29

申请号：CN201280034308.7

申请日：2012-05-30

Applicant: 富士电机株式会社

Inventor： 曹大为 ,  大西泰彦

IPC: H01L27/04 ,  H01L21/8234 ,  H01L27/06 ,  H01L29/06 ,  H01L29/78

CPC classification number: H01L29/7804 ,  H01L21/823487 ,  H01L23/34 ,  H01L27/0629 ,  H01L29/0634 ,  H01L29/0696 ,  H01L29/1095 ,  H01L2924/0002 ,  H01L2924/00

Abstract: SJ-MOSFET（200）具备：成为主电流路径的元件活性部（1）；具有温度检测二极管（3）的温度检测区域（4）。在元件活性部（1）内的漂移层（12），设置有n漂移区域（13b）和p分割区域（13a）交替地重复而接合的主SJ单元（13）。温度检测区域（4）设置于元件活性部（1）内。在温度检测区域（4）内的漂移层（12）设置有微细SJ单元（131），该微细SJ单元（131）交替地重复而接合有排列节距相比主SJ单元（13）的n漂移区域（13b）和p分割区域（13a）的排列节距还窄的n漂移区域（131b）和p分割区域（131a）。温度检测二极管（3）隔着绝缘膜（5）而形成于微细SJ单元（131）的表面。温度检测二极管（3）由相接而构成pn结的p+阳极区域和n+阴极区域构成。

公开(公告)号：CN103493207B

公开(公告)日：2016-03-09

申请号：CN201280018575.5

申请日：2012-05-28

Applicant: 富士电机株式会社

Inventor： 曹大为 ,  北村睦美 ,  田村隆博 ,  大西泰彦

IPC: H01L29/78 ,  H01L29/06

CPC classification number: H01L29/7827 ,  H01L29/0634 ,  H01L29/0696 ,  H01L29/0878 ,  H01L29/1095 ,  H01L29/7811

Abstract: 半导体区域在平行pn层中交替排列，在所述平行pn层中，n型区和p型区沿与半导体基板的主面平行的方向交替排列。边缘终止区中的第二平行pn层（微细SJ单元（12E））的n漂移区（12c）与p分隔区（12d）之间的间距是活性区域中的第一平行pn层（主SJ单元（12））的n漂移区（12a）与p分隔区（12b）之间的间距的三分之二。在俯视下具有矩形形状的半导体基板的四个角上的主SJ单元（12）与微细SJ单元（12E）之间的边界上，主SJ单元（12）的两个相邻端部与微细SJ单元（12E）的三个相邻端部相对。由此，能减小工艺偏差的影响，并能减少微细SJ单元（12E）的n漂移区（12c）与p分隔区（12d）之间的相互扩散。

公开(公告)号：CN103650141A

公开(公告)日：2014-03-19

申请号：CN201280034308.7

申请日：2012-05-30

Applicant: 富士电机株式会社

Inventor： 曹大为 ,  大西泰彦

IPC: H01L27/04 ,  H01L21/8234 ,  H01L27/06 ,  H01L29/06 ,  H01L29/78

CPC classification number: H01L29/7804 ,  H01L21/823487 ,  H01L23/34 ,  H01L27/0629 ,  H01L29/0634 ,  H01L29/0696 ,  H01L29/1095 ,  H01L2924/0002 ,  H01L2924/00

Abstract: SJ-MOSFET（200）具备：成为主电流路径的元件活性部（1）；具有温度检测二极管（3）的温度检测区域（4）。在元件活性部（1）内的漂移层（12），设置有n漂移区域（13b）和p分割区域（13a）交替地重复而接合的主SJ单元（13）。温度检测区域（4）设置于元件活性部（1）内。在温度检测区域（4）内的漂移层（12）设置有微细SJ单元（131），该微细SJ单元（131）交替地重复而接合有排列节距相比主SJ单元（13）的n漂移区域（13b）和p分割区域（13a）的排列节距还窄的n漂移区域（131b）和p分割区域（131a）。温度检测二极管（3）隔着绝缘膜（5）而形成于微细SJ单元（131）的表面。温度检测二极管（3）由相接而构成pn结的p+阳极区域和n+阴极区域构成。

公开(公告)号：CN103493207A

公开(公告)日：2014-01-01

申请号：CN201280018575.5

申请日：2012-05-28

Applicant: 富士电机株式会社

Inventor： 曹大为 ,  北村睦美 ,  田村隆博 ,  大西泰彦

IPC: H01L29/78 ,  H01L29/06

CPC classification number: H01L29/7827 ,  H01L29/0634 ,  H01L29/0696 ,  H01L29/0878 ,  H01L29/1095 ,  H01L29/7811

Abstract: 半导体区域在平行pn层中交替排列，在所述平行pn层中，n型区和p型区沿与半导体基板的主面平行的方向交替排列。边缘终止区中的第二平行pn层（微细SJ单元（12E））的n漂移区（12c）与p分隔区（12d）之间的间距是活性区域中的第一平行pn层（主SJ单元（12））的n漂移区（12a）与p分隔区（12b）之间的间距的三分之二。在俯视下具有矩形形状的半导体基板的四个角上的主SJ单元（12）与微细SJ单元（12E）之间的边界上，主SJ单元（12）的两个间距的端部与微细SJ单元（12E）的三个间距的端部相对。由此，能减小工艺偏差的影响，并能减少微细SJ单元（12E）的n漂移区（12c）与p分隔区（12d）之间的相互扩散。

公开(公告)号：CN103219339A

公开(公告)日：2013-07-24

申请号：CN201210533176.4

申请日：2012-12-11

Applicant: 富士电机株式会社

Inventor： 曹大为 ,  大西泰彦

IPC: H01L27/082 ,  H01L29/739

CPC classification number: H01L29/0657 ,  H01L29/0619 ,  H01L29/0634 ,  H01L29/0696 ,  H01L29/0878 ,  H01L29/1095 ,  H01L29/404 ,  H01L29/7395 ,  H01L29/7811 ,  H01L29/8611 ,  H01L29/872

Abstract: 提供了可增强其耐电荷性的半导体器件。第一平行p-n层设置在元件激活部中，并且第二平行p-n层设置在元件周缘部中。n-表面区设置在第二平行p-n层和第一主面之间。两个或两个以上p型保护环区域被设置成在n-表面区的第一主面侧彼此分离。第一场板电极和第二场板电极电连接到p型保护环区域。第二场板电极覆盖彼此相邻的第一场板电极，从而通过第二绝缘膜覆盖第一场板电极之间的第一主面。

公开(公告)号：CN103219339B

公开(公告)日：2017-08-08

申请号：CN201210533176.4

申请日：2012-12-11

Applicant: 富士电机株式会社

Inventor： 曹大为 ,  大西泰彦

IPC: H01L27/082 ,  H01L29/739

CPC classification number: H01L29/0657 ,  H01L29/0619 ,  H01L29/0634 ,  H01L29/0696 ,  H01L29/0878 ,  H01L29/1095 ,  H01L29/404 ,  H01L29/7395 ,  H01L29/7811 ,  H01L29/8611 ,  H01L29/872

Abstract: 提供了可增强其耐电荷性的半导体器件。第一平行p‑n层设置在元件激活部中，并且第二平行p‑n层设置在元件周缘部中。n‑表面区设置在第二平行p‑n层和第一主面之间。两个或两个以上p型保护环区域被设置成在n‑表面区的第一主面侧彼此分离。第一场板电极和第二场板电极电连接到p型保护环区域。第二场板电极覆盖彼此相邻的第一场板电极，从而通过第二绝缘膜覆盖第一场板电极之间的第一主面。

公开(公告)号：CN104662667B

公开(公告)日：2017-07-11

申请号：CN201380047787.0

申请日：2013-11-21

Applicant: 富士电机株式会社

Inventor： 阿形泰典 ,  椎木崇 ,  曹大为

IPC: H01L29/41 ,  H01L29/06

CPC classification number: H01L29/0619 ,  H01L29/404 ,  H01L29/408 ,  H01L29/4941 ,  H01L29/7395 ,  H01L29/7811 ,  H01L29/861

Abstract: 包围活性区域(101)周围的边缘终端区域(100)具有电场缓和机构，该电场缓和机构包括保护环(2)、与保护环(2)接触的第一场板(4)以及以夹持层间绝缘膜(5)的方式设置在第一场板(4)上的第二场板(7)。第二场板(7)的厚度比第一场板(4)的厚度厚。第二场板(7)之间的间隔比第一场板(4)之间的间隔宽。在第二场板(7)与层间绝缘膜(5)之间设置有与第二场板(7)导电接触的势垒金属膜(6)。势垒金属膜(6)之间的间隔与第一场板(4)之间的间隔相等。由此，即使具备第一、第二场板(4、7)的结构也能够提高针对外来电荷的屏蔽效果。

公开(公告)号：CN104662667A

公开(公告)日：2015-05-27

申请号：CN201380047787.0

申请日：2013-11-21

Applicant: 富士电机株式会社

Inventor： 阿形泰典 ,  椎木崇 ,  曹大为

IPC: H01L29/41 ,  H01L29/06

CPC classification number: H01L29/0619 ,  H01L29/404 ,  H01L29/408 ,  H01L29/4941 ,  H01L29/7395 ,  H01L29/7811 ,  H01L29/861

Abstract: 包围活性区域(101)周围的边缘终端区域(100)具有电场缓和机构，该电场缓和机构包括保护环(2)、与保护环(2)接触的第一场板(4)以及以夹持层间绝缘膜(5)的方式设置在第一场板(4)上的第二场板(7)。第二场板(7)的厚度比第一场板(4)的厚度厚。第二场板(7)之间的间隔比第一场板(4)之间的间隔宽。在第二场板(7)与层间绝缘膜(5)之间设置有与第二场板(7)导电接触的势垒金属膜(6)。势垒金属膜(6)之间的间隔与第一场板(4)之间的间隔相等。由此，即使具备第一、第二场板(4、7)的结构也能够提高针对外来电荷的屏蔽效果。