知搜-全球专利检索

  1. Login
  2. Sign Up

Search Results

112 records (took 0.028 seconds)

    电路基板的图案化制程
    11.
    发明公开
    电路基板的图案化制程 失效

    公开(公告)号：CN1460000A

    公开(公告)日：2003-12-03

    申请号：CN02120162.5

    申请日：2002-05-21

    Applicant: 威盛电子股份有限公司

    Inventor： 宫振越 ,  何昆耀

    IPC: H05K3/12 ,  H01L23/12

    Abstract: 一种电路基板的图案化制程，适用于电路基板上的极细微线路及微小通孔的制作。是利用至少一印模，其表面吸附有可抑制金属成核特性的薄膜，在需要形成图案化金属层的步骤时，先将该印模接触于基板表面，使该薄膜转印至基板上，然后进行金属层沉积步骤，则金属将选择性沉积于未被自组装分子覆盖的部分，而直接形成图案化的金属层。

    以印刷方式构装集成电路的方法
    12.
    发明公开
    以印刷方式构装集成电路的方法 失效

    公开(公告)号：CN1405870A

    公开(公告)日：2003-03-26

    申请号：CN02146858.3

    申请日：2002-10-15

    Applicant: 威盛电子股份有限公司

    Inventor： 何昆耀 ,  宫振越

    IPC: H01L21/50

    CPC classification number: H01L2224/16225 ,  H01L2924/18161

    Abstract: 本发明涉及一种以印刷方式构装集成电路的方法，当包含焊接凸块的芯片放置于基板上后，随即利用本发明的网板(Stencil)将封胶以印刷的方式填入芯片与基板之间的间隙以将芯片固定于基板上，由本发明的网板上的网目分布密度及样式设计的不同而控制封胶进入芯片与基板间的间隙的模式与速度，以避免在形成集成电路的构装结构后，芯片与基板之间的封胶内部产生气孔(Void)而降低构装集成电路的效能与品质。

    高集成度积层基材制造方法
    13.
    发明公开
    高集成度积层基材制造方法 失效

    公开(公告)号：CN1395463A

    公开(公告)日：2003-02-05

    申请号：CN02140388.0

    申请日：2002-07-02

    Applicant: 威盛电子股份有限公司

    Inventor： 何昆耀 ,  宫振越

    IPC: H05K3/46 ,  B32B31/00

    Abstract: 本发明公开了一种积层基材，由多个介电层以及多个线路层交互堆栈构成。其中，介电层中具有多个导通孔，而线路层通过介电层中的导通孔而彼此电性连接，本实施例的积层基材结构的特征在于介电层之间的线路层图案为与传统的孔环垫设计不同，而采取黏着力较佳的高信赖度的嵌入式结构设计无导通孔环垫。本发明还公开了一种积层基材的制造方法，系先进行具有图案化线路的介电层以及具有导通孔的介电层的制作，当具有图案化线路的介电层以及具有导通孔的介电层制作完成之后，再将其同步进行对位并压合以完成积层基材的制作。

    倒装芯片封装中制备凸块的工艺
    17.
    发明授权
    倒装芯片封装中制备凸块的工艺 失效

    公开(公告)号：CN1277291C

    公开(公告)日：2006-09-27

    申请号：CN03142341.8

    申请日：2003-06-13

    Applicant: 威盛电子股份有限公司

    Inventor： 何昆耀 ,  宫振越

    IPC: H01L21/28 ,  H01L21/768 ,  H01L21/60 ,  H01L23/48

    CPC classification number: H01L2224/11 ,  H01L2224/92125 ,  H01L2924/351 ,  H01L2924/00 ,  H01L2924/00012

    Abstract: 本发明公开了一种倒装芯片封装中制备凸块的工艺，适用于制作凸块及底胶层于芯片的有源表面。首先，在芯片的有源表面的芯片垫上分别形成一黏着层，并散布多个凸块球至芯片的有源表面，且震动这些凸块球，使得每一黏着层均黏住单一凸块球。然后，去除其余未黏住至黏着层的凸块球，并形成一底胶层于芯片的有源表面，且环绕于这些凸块球的侧缘，并暴露出这些凸块球的顶缘。因此，此倒装芯片封装中制备凸块的工艺将可提高倒装芯片封装的可靠度，并降低倒装芯片封装的整体成本。

    无电镀条的封装基板及其制作方法
    18.
    发明公开
    无电镀条的封装基板及其制作方法 失效

    公开(公告)号：CN1595627A

    公开(公告)日：2005-03-16

    申请号：CN200410059807.9

    申请日：2004-06-22

    Applicant: 威盛电子股份有限公司

    Inventor： 何昆耀 ,  宫振越

    IPC: H01L21/48 ,  H05K3/00

    Abstract: 一种封装基板及其制作方法，包括在一线路基板的上下表面上制作相互连接的导线图案。随后，在导线图案的裸露表面上制作阻焊层，以限定此封装基板上下表面的连接点位置。然后，在基板下表面的阻焊层的开口内填入焊料层，以完成对基板下表面的连接点的封装。接下来，在基板的下表面上制作导电籽晶层，再于导电籽晶层的下表面上制作保护膜。随后，再以所需要的电镀金属进行电镀步骤，以便在封装基板上表面的连接点上制作金属垫。

    不具有防焊膜的集成电路封装结构及其方法
    19.
    发明授权
    不具有防焊膜的集成电路封装结构及其方法 失效

    公开(公告)号：CN1180476C

    公开(公告)日：2004-12-15

    申请号：CN02122173.1

    申请日：2002-06-03

    Applicant: 威盛电子股份有限公司

    Inventor： 何昆耀 ,  宫振越

    IPC: H01L23/14 ,  H01L23/50 ,  H01L23/28 ,  H01L21/50

    CPC classification number: H01L2224/10

    Abstract: 本发明涉及一种封装集成电路(Packaging Integrated Circuit)的结构及形成方法，特别是一种不具有防焊膜(Solder Mask)的封装集成电路的结构及形成方法，本发明为在不具有防焊膜的封装集成电路中采用具有焊接粘附性的金属，作为第一焊接垫的材质，并在非焊接垫金属层的表面及侧表面形成一不具有焊接沾附性的绝缘层，以避免封装集成电路发生短路的缺陷，由此可增加封装集成电路内的电路密度(density)与封装集成电路的可靠度。

    倒装接合结构的形成方法
    20.
    发明授权
    倒装接合结构的形成方法 失效

    公开(公告)号：CN1172358C

    公开(公告)日：2004-10-20

    申请号：CN02128597.7

    申请日：2002-08-13

    Applicant: 威盛电子股份有限公司

    Inventor： 何昆耀 ,  宫振越

    IPC: H01L21/60 ,  H01L21/56 ,  H01L21/768 ,  H01L21/28 ,  H01L21/50

    CPC classification number: H01L2224/11 ,  H01L2924/01322 ,  H01L2924/14 ,  H01L2924/181 ,  H01L2924/00 ,  H01L2924/00012

    Abstract: 本发明涉及一种倒装接合结构与形成方法，此方法利用在晶片的焊接凸块下金属层上形成体积迷你凸块(Mini Bump)，可将焊接凸块内接近焊接凸块下金属层接口的空孔(Void)数量减至最少且体积减至最小，以增加焊接接合的可靠度，此外，在晶片上以刮刀印刷填入的焊料体积较小，因此所产生的空孔较容易逸出，同时利用激光开孔的方式或是等离子体蚀刻的工艺来精确定位基板上的焊接凸块与晶片上的焊接凸块的形成位置，使焊接凸块能准确形成于基板上的凸块焊垫与晶片上的焊接凸块下金属层上，同時可缩小焊接凸块的间距，形成细间距高密集度的焊接凸块。

Patent Agency Ranking