-
公开(公告)号:CN105430419B
公开(公告)日:2018-12-11
申请号:CN201510787966.9
申请日:2015-11-17
Applicant: 复旦大学
IPC: H04N19/625 , H04N19/423
Abstract: 本发明属于高清数字视频压缩编解码技术领域,具体为一种适用于HEVC标准的基于脏位的两级DCT系数存储方法。本发明将DCT系数分成三个部分:符号位、高位数据和低位数据,并将数据位的较高部分划归为高位数据,剩余比特划归为低位数据;同时采用SRAM作为存储层次中的第一级,用来存储符号位、低位数据和表征该高位是否涵盖信息的脏位;采用寄存器作为存储层次中的第二级,用来存储一些需要存储的高位数据;并且使用计数器推算高位指针并进行索引。本发明通过层次化的存储策略减少硬件代价。
-
公开(公告)号:CN104602014B
公开(公告)日:2018-04-03
申请号:CN201510032238.7
申请日:2015-01-22
Applicant: 复旦大学
IPC: H04N19/42 , H04N19/124
Abstract: 本发明属于高清数字视频压缩编解码技术领域,具体为一种适用于HEVC视频编码标准下量化与反量化的硬件复用算法及硬件结构。HEVC通过对DCT变换后频域中不同频率分量的系数进行带权值的量化,可以减小编码的码元位数,提高图像的压缩效率。本发明基于HEVC标准中量化规定,通过一定的算法改进,设计了一种可以支持量化,反量化,量化与反量化复用的硬件结构。本发明可以以较小的硬件开销实现更高的性能,从而高效的实现高清视频的实时编码。
-
公开(公告)号:CN104363458B
公开(公告)日:2017-10-10
申请号:CN201410590929.4
申请日:2014-10-29
Applicant: 复旦大学
IPC: H04N19/593 , H04N19/105 , H04N19/129
Abstract: 本发明属于高清数字视频压缩编解码技术领域,具体为一种用于HEVC标准中帧内预测的预测单元的硬件编址寻址方法。在HEVC帧内编码的过程中需要依据当前的搜索模式,对预测单元进行不同顺序的寻址;假设当前编码的最大单位为一个64×64块,那么对于当前的处理单位,其中所有4×4大小的预测单元按照Z字顺序编址;对于其他预测单元,将以其左上角的4×4块表征其地址;在此编址基础上,对于不同顺序搜索,给出不同的寻址的公式。本发明以较低的成本完成对于预测单元编址寻址的硬件实现。
-
公开(公告)号:CN105430419A
公开(公告)日:2016-03-23
申请号:CN201510787966.9
申请日:2015-11-17
Applicant: 复旦大学
IPC: H04N19/625 , H04N19/423
Abstract: 本发明属于高清数字视频压缩编解码技术领域,具体为一种适用于HEVC标准的基于脏位的两级DCT系数存储方法。本发明将DCT系数分成三个部分:符号位、高位数据和低位数据,并将数据位的较高部分划归为高位数据,剩余比特划归为低位数据;同时采用SRAM作为存储层次中的第一级,用来存储符号位、低位数据和表征该高位是否涵盖信息的脏位;采用寄存器作为存储层次中的第二级,用来存储一些需要存储的高位数据;并且使用计数器推算高位指针并进行索引。本发明通过层次化的存储策略减少硬件代价。
-
公开(公告)号:CN105376586A
公开(公告)日:2016-03-02
申请号:CN201510787745.1
申请日:2015-11-17
Applicant: 复旦大学
Abstract: 本发明属于高清数字视频压缩编解码技术领域,具体为一种适用于HEVC标准中整数运动估计的三级流水线硬件架构。本发明将整数运动估计的硬件实现分为三级流水线,分别是读入并搜索降采样后的像素、读入原始像素、搜索原始像素。硬件处理器,首先在第一级流水线中,读入降采样后的像素块,并搜索得出一个基准的运动矢量;接着,在第二级流水线中,读入第一级所得到的基准运动矢量所指向降采样后的像素块所对应的原始像素块;最后,在第三级流水线中,对第二级所读入的原始像素块进行搜索,得到最终的整数运动估计结果。通过三级流水线的划分,本发明可以以较低的带宽成本和数据处理代价完成HEVC标准下的整数运动估计。
-
公开(公告)号:CN105376581A
公开(公告)日:2016-03-02
申请号:CN201510787965.4
申请日:2015-11-17
Applicant: 复旦大学
IPC: H04N19/426 , H04N19/625
Abstract: 本发明属于高清数字视频压缩编解码技术领域,具体为一种适用于HEVC标准的基于指针的两级DCT系数存储方法。本发明将DCT系数分成三个部分:符号位、高位数据和低位数据,并将数据位的较高部分划归为高位数据,剩余比特划归为低位数据;同时采用SRAM作为存储层次中的第一级,用来存储符号位、低位数据和能够指向高位数据的高位指针;采用寄存器作为存储层次中的第二级,用来存储一些需要存储的高位数据;并且使用计数器推算高位指针并进行索引。本发明通过层次化的存储策略减少硬件代价。
-
公开(公告)号:CN104883566A
公开(公告)日:2015-09-02
申请号:CN201510277356.4
申请日:2015-05-27
Applicant: 复旦大学
IPC: H04N19/119 , H04N19/176
Abstract: 本发明属于数字高清视频压缩编解码技术领域,具体为一种适用于HEVC标准的帧内预测块大小划分的快速算法。在HEVC标准中,可以选择使用帧内预测的方式进行视频压缩,帧内预测单元大小有4x4、8x8、16x16、32x32、64x64五种,在编码时需要根据图像选择合适的块大小划分方式。本发明基于最大编码单元进行处理,首先是梯度计算:将LCU内部可进行操作的点进行梯度计算;接着将某一预测单元块范围内所有点梯度计算结果相加得到这一预测单元的图像复杂度;最后根据计算获得的每一个预测单元的复杂度值进行块大小划分。本发明通过快速算法得到预测单元的最优块大小划分方式,加速了帧内预测块大小划分过程。
-
公开(公告)号:CN104581174B
公开(公告)日:2018-04-03
申请号:CN201510033123.X
申请日:2015-01-22
Applicant: 复旦大学
IPC: H04N19/42 , H04N19/625
Abstract: 本发明属于高清数字视频压缩编解码技术领域,具体为一种适用于HEVC视频编码标准下可配置的高吞吐率的DCT与IDCT硬件复用架构。DCT能够去除图像的空间冗余信息,提高图像的压缩效率,IDCT是DCT的逆过程,编码器中需要DCT和IDCT计算,解码器中需要IDCT计算,通过一定的算法改进DCT和IDCT可以用一套硬件实现,相比于DCT和IDCT的分立实现,复用结构可以大大减小硬件开销。本发明基于变换单元(TU)进行,支持HEVC允许的4种TU大小(4x4、8x8、16x16、32x32)并可实现固定的吞吐率,可同时支持DCT和IDCT。本发明可以有效的减小DCT与IDCT的硬件实现开销并实现固定的高吞吐率,从而高效的实现高清视频的实时编码。
-
公开(公告)号:CN104253998B
公开(公告)日:2017-05-10
申请号:CN201410494794.1
申请日:2014-09-25
Applicant: 复旦大学
IPC: H04N19/86 , H04N19/13 , H04N19/122
Abstract: 本发明属于数字高清视频压缩编解码技术领域,具体为一种适用于HEVC标准的去方块效应滤波器的硬件片上存储方法。在HEVC标准中,一个视频流有三个颜色分量:亮度分量Y,色度分量Cb和Cr;在去方块滤波器中,对每个8x8块的边界先进行垂直滤波然后进行水平滤波。本发明是基于一个64x64大小的LCU进行处理。首先是逻辑映射:将Y分量分成左右两个部分LLUMA和RLUMA,色度分量Cb和Cr合成一个部分CCBC;其次是物理映射:将LLUMA、RLUMA和CCBC中不同边界的4x4块存储在不同的SRAM里。本发明一共使用6块SRAM,从而省去了数据从外设的输入和输出时间,减少一个LCU的处理时间,提高吞吐率,最终实现高清数字视频的实时编码。
-
公开(公告)号:CN105376582A
公开(公告)日:2016-03-02
申请号:CN201510787841.6
申请日:2015-11-17
Applicant: 复旦大学
IPC: H04N19/433 , H04N19/625 , H04N19/122
Abstract: 本发明属于高清数字视频压缩编解码技术领域,具体为一种适用于HEVC标准的基于SRAM的DCT输入输出数据缓存方法。本发明使用4个深度为128,宽度为8像素宽度的静态随机存储器(SRAM),并将64×64大小的图像处理块等分成4个32×32大小的1/4图像处理块;将32×32大小的1/4图像处理块等分成16个8×8大小的1/64处理块;将8×8大小的1/64处理块等分成8个1×8大小的图像处理行;然后对各图像块处理的数据与各静态随机访问存储器中各存储单元地址之间建立对应的存储关系。使用本发明方法,无论访问的块大小为4×4,8×8,16×16还是32×32,无论访问的格式是按行输出还是按块输出,总是能够提供每周期32像素的吞吐率,从而以极低的硬件代价来达到极高的吞吐率。
-
-
-
-
-
-
-
-
-