垂直沟道双栅隧穿晶体管及其制备方法

    公开(公告)号:CN101819975A

    公开(公告)日:2010-09-01

    申请号:CN201010162453.6

    申请日:2010-04-28

    Applicant: 复旦大学

    Abstract: 本发明属于半导体器件技术领域,具体本发明公开了一种半导体器件,它包括一个N型隧穿晶体管和一个P型MOS晶体管。对于N型隧穿晶体管,采用垂直沟道双栅结构;对于P型MOS晶体管,采用凹陷沟道结构。本发明还公开了上述半导体器件的制造方法。本发明制造的半导体器件具有低漏电流、高驱动电流等优点,采用本发明的集成电路大大降低了芯片功耗。

    一种半导体存储器结构及其控制方法

    公开(公告)号:CN101777572A

    公开(公告)日:2010-07-14

    申请号:CN201010023061.1

    申请日:2010-01-21

    Applicant: 复旦大学

    Abstract: 本发明属于半导体非挥发性存储器技术领域,具体公开了一种半导体存储器结构及其控制方法。该半导体存储器包括至少一个半导体衬底、一个用于对半导体存储器进行控制的隧穿晶体管结构、一个用于存储信息的存储单元和一个用于连接存储单元的顶部电极,所述的隧穿晶体管结构采用自对准工艺制造,而且用来进行对所述的半导体存储器比如擦写操作和读操作的控制。由多个所述的半导体存储器可以组成一个半导体存储器阵列。本发明还公开了一种上述半导体存储器阵列的控制方法,包括复位、置位、读取步骤。

    垂直沟道双栅隧穿晶体管及其制备方法

    公开(公告)号:CN101819975B

    公开(公告)日:2011-12-07

    申请号:CN201010162453.6

    申请日:2010-04-28

    Applicant: 复旦大学

    Abstract: 本发明属于半导体器件技术领域,具体本发明公开了一种半导体器件,它包括一个N型隧穿晶体管和一个P型MOS晶体管。对于N型隧穿晶体管,采用垂直沟道双栅结构;对于P型MOS晶体管,采用凹陷沟道结构。本发明还公开了上述半导体器件的制造方法。本发明制造的半导体器件具有低漏电流、高驱动电流等优点,采用本发明的集成电路大大降低了芯片功耗。

    一种在单块芯片上集成高性能器件与低功耗器件的制造方法

    公开(公告)号:CN102104027A

    公开(公告)日:2011-06-22

    申请号:CN201010592833.3

    申请日:2010-12-17

    Applicant: 复旦大学

    Abstract: 本发明属于半导体器件制造技术领域,具体涉及一种在单块芯片上集成碰撞电离场效应晶体管(IMOS)与隧穿场效应晶体管(TFET)的制造方法,其中通过控制第三次离子注入的剂量,不仅可以制造出相同沟道类型的TFET和与IMOS,还可以制造出不同沟道类型的TFET与IMOS直接构成反相器结构。本发明所提出的在单块芯片上集成IMOS器件和TFET器件的制造方法,不仅可以用于高速高性能集成电路制造,还可以用于低功耗集成电路制造;而且由于是在单块芯片上同时制造,降低了生产成本。

    使用铁电材料的凹陷沟道型晶体管及其制造方法

    公开(公告)号:CN101916782A

    公开(公告)日:2010-12-15

    申请号:CN201010251137.6

    申请日:2010-08-12

    Applicant: 复旦大学

    Abstract: 本发明属于快速开关技术领域,具体为一种使用铁电材料的凹陷沟道型晶体管及其制造方法。本发明中,源极为窄禁带宽度,栅介质为铁电材料与氧化硅或高k材料叠层。一方面,窄禁带宽度的源极材料,使得晶体管的驱动电流上升;另一方面,凹陷型沟道的使用,抑制了漏电流的增加;同时,铁电材料的栅介质使得亚阈值电压摆幅变得更小,提高了器件的开关速度。进一步地,本发明还公开了所述半导体场效应晶体管的制造方法。

    一种凹陷沟道的PNPN场效应晶体管及其制备方法

    公开(公告)号:CN101834210A

    公开(公告)日:2010-09-15

    申请号:CN201010162446.6

    申请日:2010-04-28

    Applicant: 复旦大学

    Abstract: 本发明公开了一种凹陷沟道的PNPN场效应晶体管。凹陷型的沟道结构使得晶体管在减小漏电流的同时增大了驱动电流。同时,本发明还公开了上述PNPN场效应晶体管的制造方法。采用本发明的PNPN场效应晶体管的隧穿结更加陡直,而且可以增加源端横向电场,减小隧穿势垒,改善传统MOS晶体管的类双极型晶体管的漏电流,减小芯片功耗。

    一种隧穿场效应晶体管及其制造方法

    公开(公告)号:CN101777580A

    公开(公告)日:2010-07-14

    申请号:CN200910247547.0

    申请日:2009-12-30

    Applicant: 复旦大学

    Abstract: 本发明属于半导体器件技术领域,具体为一种隧穿场效应晶体管及其制备方法。该晶体管包括一个源极、一个漏极、一个栅极、以及一个衬底。所述半导体器件的沟道向衬底内凹陷,使其漏电流降低的同时驱动电流上升。本发明还公开了上述半导体器件的制造方法。本发明制造的半导体器件具有低漏电流、高驱动电流、集成度高等优点,采用本发明的集成电路的静态功耗可以得到降低,集成度也可以得到提高。

    一种在单块芯片上集成高性能器件与低功耗器件的制造方法

    公开(公告)号:CN102104027B

    公开(公告)日:2013-04-10

    申请号:CN201010592833.3

    申请日:2010-12-17

    Applicant: 复旦大学

    Abstract: 本发明属于半导体器件制造技术领域,具体涉及一种在单块芯片上集成碰撞电离场效应晶体管(IMOS)与隧穿场效应晶体管(TFET)的制造方法,其中通过控制第三次离子注入的剂量,不仅可以制造出相同沟道类型的TFET和与IMOS,还可以制造出不同沟道类型的TFET与IMOS直接构成反相器结构。本发明所提出的在单块芯片上集成IMOS器件和TFET器件的制造方法,不仅可以用于高速高性能集成电路制造,还可以用于低功耗集成电路制造;而且由于是在单块芯片上同时制造,降低了生产成本。

Patent Agency Ranking