公开(公告)号：CN104270643B

公开(公告)日：2017-05-10

申请号：CN201410499728.3

申请日：2014-09-25

Applicant: 复旦大学

Inventor： 范益波 ,  谢峥 ,  程魏 ,  曾晓洋

IPC: H04N19/625 ,  H04N19/122 ,  H04N19/13

Abstract: 本发明属于高清数字视频压缩编解码技术领域，具体为一种适用于HEVC视频编码标准下2D‑DCT/IDCT中基于single‑port SRAM的转置矩阵的地址映射算法。地址映射算法基于对矩阵分块求转置的运算，即先对矩阵进行分块，然后分别以小尺寸块矩阵和基本元素为单元对整个矩阵和小尺寸块矩阵求转置，小尺寸块矩阵的转置可以直接通过排序实现。本发明基于变换单元（TU）进行，支持HEVC允许的4种TU大小并可实现固定的吞吐率：32pixes/cycle，适用于高吞吐率的2D‑DCT/IDCT及高性能的视频编解码器中。本发明硬件结构实现可以减小40%左右的面积；相比于已有的基于single‑port SRAM的转置矩阵的地址映射算法，可以在不增加硬件开销的情况下，获得更高的吞吐率，实现高清视频的实时编码。

公开(公告)号：CN104581174A

公开(公告)日：2015-04-29

申请号：CN201510033123.X

申请日：2015-01-22

Applicant: 复旦大学

Inventor： 范益波 ,  谢峥 ,  黄磊磊 ,  王利鸣 ,  程魏 ,  曾晓洋

IPC: H04N19/42 ,  H04N19/625

Abstract: 本发明属于高清数字视频压缩编解码技术领域，具体为一种适用于HEVC视频编码标准下可配置的高吞吐率的DCT与IDCT硬件复用架构。DCT能够去除图像的空间冗余信息，提高图像的压缩效率，IDCT是DCT的逆过程，编码器中需要DCT和IDCT计算，解码器中需要IDCT计算，通过一定的算法改进DCT和IDCT可以用一套硬件实现，相比于DCT和IDCT的分立实现，复用结构可以大大减小硬件开销。本发明基于变换单元（TU）进行，支持HEVC允许的4种TU大小（4x4、8x8、16x16、32x32）并可实现固定的吞吐率，可同时支持DCT和IDCT。本发明可以有效的减小DCT与IDCT的硬件实现开销并实现固定的高吞吐率，从而高效的实现高清视频的实时编码。

公开(公告)号：CN104363455A

公开(公告)日：2015-02-18

申请号：CN201410590925.6

申请日：2014-10-29

Applicant: 复旦大学

Inventor： 范益波 ,  黄磊磊 ,  刘聪 ,  程魏 ,  曾晓洋

IPC: H04N19/423 ,  H04N19/503

Abstract: 本发明属于数字视频频技术领域，具体为一种适用于HEVC标准中帧内预测的参考像素的片上存储方法。在HEVC中，帧内预测是基于块的对象执行的。假设当前编码的最大单位为一个64×64块，一个64×64块中共有256个4×4块，每个4×4块中共有7个预测像素作为参考像素使用，至少需要1792个像素的存储空间。本发明将这些参考像素分开存放在两个存储器中：行存储器用来存储所有右上、上方和左上的参考像素，共1024个；列存储器用来存储所有左上、左方和左下的参考像素，同样为1024个。其存取地址根据对应的4×4块在当前64×64块内的位置决定。本发明可以在有效地提高参考像素的存取能力，减小处理时间，从而实现高清视频的实时编码。

公开(公告)号：CN104284186A

公开(公告)日：2015-01-14

申请号：CN201410492462.X

申请日：2014-09-24

Applicant: 复旦大学

Inventor： 范益波 ,  陆彦珩 ,  程魏 ,  沈蔚炜 ,  曾晓洋

IPC: H04N19/103 ,  H04N19/13 ,  H04N19/159

Abstract: 本发明属于数字高清视频压缩编解码技术领域，具体为一种适用于HEVC标准帧内预测模式判决过程的快速算法。在HEVC标准中，可以选择使用帧内预测的方式进行视频压缩，且帧内预测有35种可选模式，包括33种角度方向模式及两种特殊模式。本发明基于预测单元（PU）进行处理，支持HEVC允许的全部5种PU大小。首先是梯度计算：将PU内部可进行操作的点进行梯度计算；接着按模式对计算结果加权得到模式梯度值，并将PU内所有像素点的模式梯度值相加，得到当前PU在不同模式方向上的梯度值；最后对梯度值排序得出最优模式方向。这样本模式通过一种快速算法得到帧内预测预测单元的最优模式方向，加速了帧内预测模式选择过程。

公开(公告)号：CN104270643A

公开(公告)日：2015-01-07

申请号：CN201410499728.3

申请日：2014-09-25

Applicant: 复旦大学

Inventor： 范益波 ,  谢峥 ,  程魏 ,  曾晓洋

IPC: H04N19/625 ,  H04N19/122 ,  H04N19/13

Abstract: 本发明属于高清数字视频压缩编解码技术领域，具体为一种适用于HEVC视频编码标准下2D-DCT/IDCT中基于single-port SRAM的转置矩阵的地址映射算法。地址映射算法基于对矩阵分块求转置的运算，即先对矩阵进行分块，然后分别以小尺寸块矩阵和基本元素为单元对整个矩阵和小尺寸块矩阵求转置，小尺寸块矩阵的转置可以直接通过排序实现。本发明基于变换单元（TU）进行，支持HEVC允许的4种TU大小并可实现固定的吞吐率：32pixes/cycle，适用于高吞吐率的2D-DCT/IDCT及高性能的视频编解码器中。本发明硬件结构实现可以减小40%左右的面积；相比于已有的基于single-port SRAM的转置矩阵的地址映射算法，可以在不增加硬件开销的情况下，获得更高的吞吐率，实现高清视频的实时编码。