-
公开(公告)号：CN103227202A
公开(公告)日：2013-07-31
申请号：CN201310021916.0
申请日：2013-01-21
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L29/78 , H01L29/423 , H01L21/336
CPC classification number: H01L29/7831 , H01L27/0255 , H01L29/423 , H01L29/66545 , H01L29/66795 , H01L29/78 , H01L29/785
Abstract: 一种半导体器件可以包括用于ESD保护的位于finFET器件上的体接触件。半导体器件包括半导体鳍状件、源极/漏极区和体接触件。源极/漏极区和体接触件位于半导体鳍状件中。鳍状件的一部分在横向上位于源极/漏极区和体接触件之间。半导体鳍状件位于衬底上。本发明还提供了一种FinFET体接触件及其制造方法。
-
公开(公告)号：CN113054636B
公开(公告)日：2024-09-06
申请号：CN202110268311.6
申请日：2021-03-12
Applicant: 台湾积体电路制造股份有限公司
Abstract: 本发明的实施例涉及钳位电路、静电放电保护电路及其操作方法。钳位电路包括耦合在第一节点和第二节点之间的静电放电(ESD)检测电路。钳位电路还包括第一类型的第一晶体管。第一晶体管具有通过第三节点耦合到至少ESD检测电路的第一栅极、耦合到第一节点的第一漏极以及耦合到第二节点的第一源极。钳位电路还包括充电电路，充电电路耦合在第二节点和第三节点之间，并且被配置为在第二节点处的ESD事件期间对第三节点充电。
-
公开(公告)号：CN114664812A
公开(公告)日：2022-06-24
申请号：CN202110763299.6
申请日：2021-07-06
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L27/02 , H01L21/822
Abstract: 本文中公开一种用于提供静电放电抗扰性的设备及其制造方法。所述设备包括：场效应晶体管，在前段工艺期间形成在前段工艺层中的半导体衬底上；金属内连线层，在后段工艺期间形成在前段工艺层顶部，其中金属内连线层包括配置成将场效应晶体管内连到形成在半导体衬底上的多个组件的多个内连线；电力输送网，在背侧后段工艺期间形成在背侧层中的半导体衬底之下；以及贯穿衬底电阻性组件，形成在前段工艺层与背侧后段工艺层之间，其中贯穿衬底电阻性组件的第一接触件连接到场效应晶体管的漏极端且第二接触件通过电力输送网连接到电力供应轨。
-
公开(公告)号：CN113471192A
公开(公告)日：2021-10-01
申请号：CN202110349601.3
申请日：2021-03-31
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L27/02
Abstract: 静电放电(ESD)保护电路包括第一二极管、第二二极管和ESD钳位电路。第一二极管在半导体晶圆中，并且耦接到输入输出(IO)焊盘。第二二极管在半导体晶圆中，并且耦接到第一二极管和IO焊盘。ESD钳位电路在半导体晶圆中，并且耦接到第一二极管和第二二极管。ESD钳位电路在半导体晶圆中包括第一信号抽头区域。第一信号抽头区域耦接到第一电压源。第一二极管耦接到ESD钳位电路并被配置为与ESD钳位电路共享第一信号抽头区域。本发明的实施例还提供了一种操作ESD保护电路的方法。
-
公开(公告)号：CN108736697A
公开(公告)日：2018-11-02
申请号：CN201711167485.3
申请日：2017-11-21
Applicant: 台湾积体电路制造股份有限公司
IPC: H02M1/15 , H01L27/092
Abstract: 本公开实施例提供一种电容单元。电容单元包括一第一PMOS晶体管、一第一NMOS晶体管、一第二PMOS晶体管以及一第二NMOS晶体管。第一PMOS晶体管耦接于一电源供应端以及一第一节点之间，具有耦接于一第二节点的栅极。第一NMOS晶体管耦接于一接地端以及第二节点之间，具有耦接于第一节点的栅极。第二PMOS晶体管具有耦接于第二节点的漏极与栅极，以及耦接于电源供应端或是第一节点的源极。第二NMOS晶体管具有耦接于第一节点的漏极与栅极，以及耦接于接地端或是第二节点的源极。第一PMOS晶体管和第一NMOS晶体管形成交互耦接的解耦合结构，具有串联通道阻抗的MOS电容值，以增加静电放电保护并降低栅极漏电流。
-
Patent Agency Ranking
公开(公告)号：CN103311237A
公开(公告)日：2013-09-18
申请号：CN201310005164.9
申请日：2013-01-07
Applicant: 台湾积体电路制造股份有限公司
CPC classification number: H01L27/0248 , H01L21/02529 , H01L21/02532 , H01L21/28518 , H01L21/76805 , H01L21/7684 , H01L21/76895 , H01L21/823418 , H01L21/823431 , H01L21/823437 , H01L21/823475 , H01L21/823481 , H01L23/535 , H01L27/0266 , H01L27/027 , H01L27/0886 , H01L29/0653 , H01L29/0847 , H01L29/1608 , H01L29/161 , H01L29/42372 , H01L29/66636 , H01L29/785
Abstract: 本发明公开了一种器件，该器件包括多个STI区、位于多个STI区之间且相互平行的多个半导体条以及位于半导体条上方的多个半导体鳍状件。栅堆叠件设置在多个半导体鳍状件的上方并横穿多个半导体鳍状件。漏极外延半导体区设置在栅堆叠件的一侧并与多个半导体鳍状件连接。漏极外延半导体区包括与半导体鳍状件相邻的第一部分，其中第一部分形成位于多个半导体条上方并与多个半导体条对准的连续区。漏极外延半导体区还包括与第一部分相比远离栅堆叠件的第二部分。第二部分中的每一个都位于一个半导体条上方并与该半导体条对准。第二部分相互平行并由介电材料相互分隔开。本发明还公开了基于FinFET的ESD器件及其形成方法。
-
公开(公告)号：CN114823657A
公开(公告)日：2022-07-29
申请号：CN202110714121.2
申请日：2021-06-25
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L27/02 , H01L21/822
Abstract: 一种静电放电(ESD)保护装置及器件及形成静电放电保护器件的方法。在一些实施例中，静电放电保护装置包括：多个晶体管，在前段(FEOL)工艺期间在半导体衬底上图案化；金属内连线，在后段(BEOL)工艺期间形成于多个晶体管的顶部上且配置成使多个晶体管内连；以及多个无源组件，在背侧后段(B‑BEOL)工艺期间在背侧层中形成于半导体衬底之下，其中多个无源组件通过多个通孔连接到多个晶体管。
-
公开(公告)号：CN114420689A
公开(公告)日：2022-04-29
申请号：CN202210031708.8
申请日：2022-01-12
Applicant: 台湾积体电路制造股份有限公司
Abstract: 一种静电放电(ESD)保护器件和其制造方法。在一些实施例中，ESD保护器件包括：内部电路，在器件晶片中图案化且电耦合于第一节点与第二节点之间；静电放电(ESD)电路阵列，在载体晶片中图案化，其中ESD电路电耦合于第一节点与第二节点之间且配置成保护内部电路免于瞬态ESD事件，且其中器件晶片接合到载体晶片。
-
公开(公告)号：CN113054636A
公开(公告)日：2021-06-29
申请号：CN202110268311.6
申请日：2021-03-12
Applicant: 台湾积体电路制造股份有限公司
Abstract: 本发明的实施例涉及钳位电路、静电放电保护电路及其操作方法。钳位电路包括耦合在第一节点和第二节点之间的静电放电(ESD)检测电路。钳位电路还包括第一类型的第一晶体管。第一晶体管具有通过第三节点耦合到至少ESD检测电路的第一栅极、耦合到第一节点的第一漏极以及耦合到第二节点的第一源极。钳位电路还包括充电电路，充电电路耦合在第二节点和第三节点之间，并且被配置为在第二节点处的ESD事件期间对第三节点充电。
-
公开(公告)号：CN110797337A
公开(公告)日：2020-02-14
申请号：CN201910538011.8
申请日：2019-06-20
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L27/02 , G06F30/392
Abstract: 集成电路设计方法包括：接收集成电路设计，和确定用于所述集成电路设计的平面布置图。所述平面布置图包括多个功能单元和多个分接头单元的布置。确定所述平面布置图中的潜在闩锁位置；以及基于确定的潜在闩锁位置修改所述多个功能单元或所述多个分接头单元中的至少一个的配置。本发明的实施例还提供了分接头单元、集成电路、集成电路设计系统。
-
-
-
-
-
-
-
-
-
Search Results
35
records
(took 0.038 seconds)
