-
公开(公告)号：CN111129066B
公开(公告)日：2022-08-02
申请号：CN201911041127.7
申请日：2019-10-30
Applicant: 台湾积体电路制造股份有限公司
Abstract: 一种相变化随机存取记忆体装置及其制造方法。方法包括在导电层上方形成介电层，以及在介电层中的开口中形成侧壁间隔物。此开口暴露导电层的一部分。在导电层和侧壁间隔物上方形成底部电极层。在底部电极层上方形成相变化材料层，并且在相变化材料层上方形成顶部电极层。在一个实施例中，此方法包括在形成相变化材料层之前凹陷蚀刻底部电极层。
-
公开(公告)号：CN113540153A
公开(公告)日：2021-10-22
申请号：CN202110788930.8
申请日：2021-07-13
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L27/24
Abstract: 本公开提供一种存储器器件及其制造方法。存储器器件包括多条字线、多个沟道层、多个栅极介电层、导电柱及储存柱。多条字线在衬底之上沿着第一方向延伸，且在垂直方向上彼此间隔开。多个沟道层分别沿着多条字线中的一者的侧壁延伸。多个栅极介电层分别在多条字线中的一者与多个沟道层中的一者之间延伸。导电柱及储存柱穿透过多个沟道层。储存柱包括内电极、切换层及外电极。切换层包绕在内电极周围。外电极在侧向上环绕切换层且包括多个环形部分，多个环形部分在垂直方向上彼此间隔开且各自在侧向上与多个沟道层中的对应一者接触。
-
公开(公告)号：CN113488484A
公开(公告)日：2021-10-08
申请号：CN202110476646.7
申请日：2021-04-29
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L27/11587 , H01L27/1159 , H01L27/11597
Abstract: 提供了包括第一堆叠结构和第二堆叠结构以及第一导电柱和第二导电柱的三维存储器器件。第一堆叠结构包括沿垂直方向堆叠的第一堆叠层。第一堆叠层的每个包括第一栅极层、第一沟道层以及第一栅极层和沟道层之间的第一铁电层。第二堆叠结构与第一堆叠结构横向间隔开，并且包括沿垂直方向堆叠的第二堆叠层。第二堆叠层的每个包括第二栅极层、第二沟道层以及第二栅极层和沟道层之间的第二铁电层。第一栅极层和第二栅极层设置在第一铁电层和第二铁电层之间，以及第一导电柱和第二导电柱沿垂直方向延伸并且分别与第一沟道层和第二沟道层接触。本申请的实施例还涉及制造三维存储器器件的方法。
-
公开(公告)号：CN111129066A
公开(公告)日：2020-05-08
申请号：CN201911041127.7
申请日：2019-10-30
Applicant: 台湾积体电路制造股份有限公司
Abstract: 一种相变化随机存取记忆体装置及其制造方法。方法包括在导电层上方形成介电层，以及在介电层中的开口中形成侧壁间隔物。此开口暴露导电层的一部分。在导电层和侧壁间隔物上方形成底部电极层。在底部电极层上方形成相变化材料层，并且在相变化材料层上方形成顶部电极层。在一个实施例中，此方法包括在形成相变化材料层之前凹陷蚀刻底部电极层。
-
公开(公告)号：CN110416407A
公开(公告)日：2019-11-05
申请号：CN201811233728.3
申请日：2018-10-23
Applicant: 台湾积体电路制造股份有限公司
Inventor： 吴昭谊
IPC: H01L45/00
Abstract: 本发明实施例涉及一种相变存储器结构，其包含：底部电极；第一相变材料，其接触所述底部电极的顶面；第一开关，其位于所述第一相变材料上方；第二相变材料，其位于所述第一开关上方；及顶部电极，其位于所述第二相变材料上方。
-
Patent Agency Ranking
公开(公告)号：CN109698269A
公开(公告)日：2019-04-30
申请号：CN201810736382.2
申请日：2018-07-06
Applicant: 台湾积体电路制造股份有限公司
Inventor： 吴昭谊
IPC: H01L45/00
Abstract: 本发明实施例涉及一种相变存储器结构及其制造方法。本发明实施例涉及一种相变存储器结构，包含晶体管区域、位于所述晶体管区域上方的相变材料、位于所述晶体管区域上方并与所述相变材料接触的加热器以及围绕所述加热器及所述相变材料的电介质层。所述加热器包含具有第一热传导率的第一材料以及具有第二热传导率的第二材料，所述第一材料位于所述加热器的外围，所述第二热传导率大于所述第一热传导率，所述第二材料位于所述加热器的中心。本揭露还提供用以制造上述的相变存储器结构的方法。
-
公开(公告)号：CN113488504B
公开(公告)日：2024-08-02
申请号：CN202110537191.5
申请日：2021-05-18
Applicant: 台湾积体电路制造股份有限公司
Abstract: 提供了一种存储器器件及其形成方法。该存储器器件包括设置在衬底上方的第一存储器单元。第一存储器单元包括晶体管和耦接到该晶体管的数据存储结构。该晶体管包括：栅极柱结构、在栅极柱结构周围横向包裹的沟道层、围绕沟道层的源电极和围绕沟道层的漏电极。介电层将漏电极与源电极之间隔开。数据存储结构包括围绕沟道层并夹在第一电极和第二电极之间的数据存储层。晶体管的漏电极和数据存储结构的第一电极共享公共导电层。
-
公开(公告)号：CN113380291B
公开(公告)日：2024-05-14
申请号：CN202110588915.9
申请日：2021-05-28
Applicant: 台湾积体电路制造股份有限公司
Abstract: 本发明的实施例公开了一种存储单元，包括写位线、写入晶体管和读取晶体管。写入晶体管连接在写位线和第一节点之间。读取晶体管通过第一节点连接至写入晶体管。读取晶体管包括铁电层。写入晶体管被配置为通过调整读取晶体管的极化状态的写位线信号来设置存储单元的存储数据值。极化状态对应于所存储的数据值。本发明的实施例还公开了一种操作存储单元的方法。
-
公开(公告)号：CN114566197A
公开(公告)日：2022-05-31
申请号：CN202210073450.8
申请日：2022-01-21
Applicant: 台湾积体电路制造股份有限公司
Abstract: 本公开涉及混合存储器器件及其形成方法。一种存储器阵列包括混合存储器单元，其中，每个混合存储器单元包括晶体管型存储器和电阻型存储器。该晶体管型存储器包括：存储器膜，在栅极电极上延伸；沟道层，在存储器膜上延伸；第一源极/漏极电极，在沟道层上延伸；和第二源极/漏极电极，沿着沟道层延伸，并且该电阻型存储器包括电阻存储器层，其中，该电阻存储器层在第二源极/漏极电极和沟道层之间延伸。
-
公开(公告)号：CN110197837B
公开(公告)日：2022-03-22
申请号：CN201810735683.3
申请日：2018-07-06
Applicant: 台湾积体电路制造股份有限公司
Inventor： 吴昭谊
IPC: H01L27/24
Abstract: 本发明实施例涉及包括相变材料层的半导体存储器件及其制造方法。设置在衬底上方的半导体存储器件包括共用电极、围绕共用电极的选择材料层和与选择材料层接触的多个相变材料层。
-
-
-
-
-
-
-
-
-
Search Results
54
records
(took 0.036 seconds)
