公开(公告)号：CN109904239A

公开(公告)日：2019-06-18

申请号：CN201910207527.4

申请日：2019-03-19

Applicant: 南方科技大学

Inventor： 于洪宇 ,  曾凡明

IPC: H01L29/868 ,  H01L29/24 ,  H01L21/329

Abstract: 本发明公开了一种PIN二极管及其制备方法，所述PIN二极管包括依次层叠的第一电极、衬底、外延层、p型材料层和第二电极；其中，所述衬底为n型高掺杂的氧化镓衬底；所述外延层为n型低掺杂的氧化镓外延层。利用p型材料层、外延层以及衬底组成异质结，从而解决了现有的氧化镓材料由于很难实现p型掺杂而用于制作半导体器件时伴随的高技术难度以及高成本的问题。且由于氧化镓材料具有优异的半导体特性，制作出的PIN二极管在高频电子器件等领域具有重要的应用前景。

公开(公告)号：CN109888002A

公开(公告)日：2019-06-14

申请号：CN201910135385.5

申请日：2019-02-22

Applicant: 南方科技大学

Inventor： 化梦媛 ,  曾凡明 ,  于洪宇 ,  程凯

IPC: H01L29/423 ,  H01L29/778 ,  H01L21/335 ,  H01L21/28

Abstract: 本发明提供了一种具有超级结栅结构的常关型氮化镓场效应管及制造方法，该常关型氮化镓场效应管包括半导体基底、氮化镓衬底、氮化镓沟道层、氮化镓铝势垒层、钝化层、第一栅介质层、第二栅介质层、控制栅、源极和漏极，第一栅介质层和所述第二栅介质层形成超级结接触。本发明的有益效果是：本发明的常关型氮化镓场效应管的栅极包含一个超级结。具体的栅结构包含第一栅介质层和第二栅介质层。其中第一栅介质层可将沟道中的电子耗尽，实现常关型接触。第二栅介质层在第一栅介质层之上，和第一栅介质层形成超级结接触。该超级结可以增大p型栅的耐压，并减小栅极漏电。更重要的是，该超级结具有雪崩击穿或者齐纳击穿能力，显著提高栅极可靠性。

公开(公告)号：CN109860290A

公开(公告)日：2019-06-07

申请号：CN201910088126.1

申请日：2019-01-29

Applicant: 南方科技大学

Inventor： 于洪宇 ,  曾凡明

IPC: H01L29/778 ,  H01L29/36 ,  H01L29/06 ,  H01L21/335

Abstract: 本发明实施例公开了一种高电子迁移率晶体管及其制作方法。其中高电子迁移率晶体管包括衬底；设置于衬底一侧依次层叠的应力缓冲层和外延层；设置于外延层背离衬底一侧的源极、漏极以及p型栅极层；设置于p型栅极层背离衬底一侧依次层叠的n型表面盖层、p型表面盖层以及栅极；其中，p型表面盖层中掺杂物的掺杂浓度小于p型栅极层中掺杂物的掺杂浓度。本发明实施例的技术方案，有效提高器件的栅极开启电压、栅极耐击穿电压、栅极输入电压摆幅以及栅极输入阻抗，使得器件的稳定性和可靠性得以改善。

公开(公告)号：CN109786455A

公开(公告)日：2019-05-21

申请号：CN201910085945.0

申请日：2019-01-29

Applicant: 南方科技大学

Inventor： 于洪宇 ,  曾凡明

IPC: H01L29/778 ,  H01L29/47 ,  H01L21/335

Abstract: 本发明实施例公开了一种高电子迁移率晶体管及其制作方法。其中高电子迁移率晶体管包括衬底；设置于衬底一侧依次层叠的应力缓冲层和外延层；设置于外延层背离衬底一侧的源极、漏极以及p型栅极层；设置于p型栅极层背离衬底一侧依次层叠的p型表面盖层以及栅极；其中，p型表面盖层中掺杂物的掺杂浓度恒定且小于p型栅极层中掺杂物的掺杂浓度。本发明实施例的技术方案，有效提高器件的栅极开启电压、栅极耐击穿电压、栅极输入电压摆幅以及栅极输入阻抗，使得器件的稳定性和可靠性得以改善。