公开(公告)号：CN119780684A

公开(公告)日：2025-04-08

申请号：CN202510289283.4

申请日：2025-03-12

Applicant: 南京邮电大学

Inventor： 蔡志匡 ,  雷鸣飞 ,  嵇苏宁 ,  杨大智 ,  张鲁萍 ,  严大鹏 ,  王子轩 ,  连晓娟 ,  郭宇锋

IPC: G01R31/3183 ,  G01R31/3185

Abstract: 本发明公开了一种基于专用链诊断向量的扫描链故障定位方法及系统，该方法首先通过链测试确定待测的功能电路扫描链中存在的故障类型，然后针对每一位触发器生成对应的专用链诊断向量，其中，该触发器及其下游触发器对应位置，根据所述故障类型设置为故障值；调整功能电路输入值，使得该触发器的上一位触发器捕获到故障值的相反值；最后利用所述专用链诊断向量进行扫描链故障测试，得到发生故障的触发器位置。本发明通过生成针对每一位扫描触发器的专用链诊断向量，并结合电路逻辑分析，能够更加准确地定位扫描链中的故障位置。

公开(公告)号：CN119808671B

公开(公告)日：2025-05-23

申请号：CN202510289683.5

申请日：2025-03-12

Applicant: 南京邮电大学

Inventor： 蔡志匡 ,  晁翊轩 ,  郭京 ,  何其润 ,  刘小婷 ,  严大鹏 ,  谢祖帅 ,  郭宇锋

IPC: G06F30/327 ,  G06F30/333

Abstract: 本发明公开了一种基于寄存器插入的组合逻辑环路检测与优化方法、系统，该方法在组合逻辑电路的有向图模型中识别出强连通分量及其中的所有环路，然后对每个环路进行震荡特性分析，识别震荡强连通分量，其次通过插入寄存器并断开该环路进行优化；每次迭代时优先选择相邻接的环路数量最少的环路，在该环路中选择出现次数最多的边插入寄存器；最后输出优化后的电路设计信息。本发明能够快速准确检测并优化可能导致震荡的组合逻辑环路，显著提升了数字电路设计的可靠性与效率，实现寄存器插入数量的全局最小化。

公开(公告)号：CN119885998A

公开(公告)日：2025-04-25

申请号：CN202510369919.6

申请日：2025-03-27

Applicant: 南京邮电大学

Inventor： 严大鹏 ,  何其润 ,  晁翊轩 ,  郭京 ,  王志勇 ,  王子轩 ,  蔡志匡

IPC: G06F30/3308 ,  G06F30/333 ,  G06F30/337

Abstract: 本发明公开了一种组合逻辑电路强连通分量的震荡检测与优化方法及系统，该方法根据强连通分量中外部输入信号及其信号值搭建震荡检测模块，再结合多路复用器搭建等价变换模块，将等价变换模块插入到包含负反馈环的嵌套逻辑环共用逻辑门输出端并输出改造后网表。本发明能够在电路发生震荡的情况下成功检测并打断震荡，在电路不发生震荡的情况下不影响原电路逻辑功能，提升了组合电路仿真效率和稳定性。

公开(公告)号：CN119808671A

公开(公告)日：2025-04-11

申请号：CN202510289683.5

申请日：2025-03-12

Applicant: 南京邮电大学

Inventor： 蔡志匡 ,  晁翊轩 ,  郭京 ,  何其润 ,  刘小婷 ,  严大鹏 ,  谢祖帅 ,  郭宇锋

IPC: G06F30/327 ,  G06F30/333

Abstract: 本发明公开了一种基于寄存器插入的组合逻辑环路检测与优化方法、系统，该方法在组合逻辑电路的有向图模型中识别出强连通分量及其中的所有环路，然后对每个环路进行震荡特性分析，识别震荡强连通分量，其次通过插入寄存器并断开该环路进行优化；每次迭代时优先选择相邻接的环路数量最少的环路，在该环路中选择出现次数最多的边插入寄存器；最后输出优化后的电路设计信息。本发明能够快速准确检测并优化可能导致震荡的组合逻辑环路，显著提升了数字电路设计的可靠性与效率，实现寄存器插入数量的全局最小化。

公开(公告)号：CN119224550A

公开(公告)日：2024-12-31

申请号：CN202411732755.0

申请日：2024-11-29

Applicant: 南京邮电大学

Inventor： 严大鹏 ,  雷鸣飞 ,  蔡志匡 ,  王子轩

IPC: G01R31/3185 ,  G06N3/04 ,  G06N3/084

Abstract: 本发明公开了一种基于人工神经网络的集成电路扫描链诊断方法及系统，该方法首先为集成电路扫描链中的每个扫描触发器注入随机的stuck at‑0和stuck at‑1两种故障，其中通过线性反馈移位寄存器生成为随机数得到故障的随机周期；然后执行自动测试向量生成，得到包含故障信息的pattern报告和对应的仿真日志；最后通过pattern报告和仿真日志得到整数故障向量和标签向量，将整数故障向量和标签向量输入到人工神经网络中进行训练和验证，通过训练好的人工神经网络预测得到集成电路扫描链中的故障位置。本发明生成随机周期故障，剔除异常数据，使用人工神经网络模型，有效减少人为误判和漏检的风险，实现精准预测。

公开(公告)号：CN118981992A

公开(公告)日：2024-11-19

申请号：CN202411118022.8

申请日：2024-08-15

Applicant: 南京邮电大学

Inventor： 严大鹏 ,  冒邓捷 ,  蔡志匡 ,  柏晞琼 ,  郭静静

IPC: G06F30/333 ,  G06N3/042 ,  G06N3/048 ,  G06N3/084

Abstract: 本发明属于集成电路可测性设计的技术领域，公开了一种基于图神经网络的集成电路故障可测性预测方法，其读入网表文件，将电路故障转化为CNF公式；构建专用CNF故障数据集，并按预设比例分为训练集、验证集和测试集；构建并训练NeuroSAT图神经网络模型；对新的电路网表文件进行故障枚举并使用训练好的模型进行可测性预测；基于预测结果决定是否进行自动测试向量生成或布尔可满足性分析。本发明可以预先鉴别出电路中的不可测故障,避免对它们做无用的测试向量生成，从降低测试成本。通过实验分析，证明了本发明方法在求解时间及回溯率上得到大幅度的减少。

公开(公告)号：CN118072805A

公开(公告)日：2024-05-24

申请号：CN202410472375.1

申请日：2024-04-19

Applicant: 南京邮电大学

Inventor： 蔡志匡 ,  张学伟 ,  刘小婷 ,  王子轩 ,  严大鹏 ,  郭宇锋

IPC: G11C29/12 ,  G06N3/0464 ,  G06N3/048 ,  G06N3/092

Abstract: 本发明公开了一种存储器测试分组与调度的方法及系统，该方法首先根据存储器的约束条件对存储器进行分类，对于每一类存储器按照存储器之间的位置距离或存储器的层级限制进行分组，测试时每组存储器共享同一个控制器；然后使用强化学习模型对所有存储器进行测试调度，得到最优测试时间下所有存储器的串并行测试方案；该强化学习模型根据存储器的测试功耗和测试时间设置奖励函数；本发明既保证了尽可能少的存储器测试分组数量，减少了额外测试电路的占比，并且在测试功耗的约束下，减少测试时间。