-
公开(公告)号:CN111027585B
公开(公告)日:2023-04-07
申请号:CN201911026337.9
申请日:2019-10-25
Applicant: 南京大学
IPC: G06F18/23213 , G06N20/10
Abstract: 本发明涉及一种基于k‑means++质心初始化的k‑means算法硬件实现方法及系统,包括主控制模块,为算法实现提供控制和重构信息;存储控制模块,控制数据传输和存储;质心初始化模块,基于k‑means++算法初始化质心;聚类运算模块,基于距离比较获得聚类结果;质心更新模块,通过各类别平均值计算更新质心;阈值比较模块,用于判断质心是否收敛。该硬件实现方法充分利用硬件的并行性,用k‑means++质心初始化方案替代随机质心初始化方案,提高算法收敛速度;采用硬件友好的距离计算方案;支持可重构,通过配置可重构计算阵列构建各模块运算单元;支持不同特征数的样本进行多类别聚类计算。
-
公开(公告)号:CN113612575B
公开(公告)日:2022-10-18
申请号:CN202110737035.3
申请日:2021-06-30
Applicant: 南京大学
Abstract: 本发明提出了一种面向Wimax协议的QC‑LDPC译码器译码方法及系统,基于提出的面向Wimax协议的QC‑LDPC译码器,利用存储的QC‑LDPC校验矩阵信息,简化了译码器的译码计算复杂度,同时节省了硬件计算资源。其中,译码过程采用基于Offset Min‑sum的行分层译码算法作为译码方法,使得硬件兼容性更广、且具备易于实现的优点。通过流水化设计,对校验矩阵信息读取、映射,实现了高效流水LDPC译码;最终可支持IEEE 802.16e通信协议下,1/2码率19种码长的LDPC译码运算;因此本发明具有硬件复杂度低,存储资源利用率高的特点,以及可实现高吞吐率LDPC译码运算。
-
公开(公告)号:CN110837891B
公开(公告)日:2022-05-17
申请号:CN201911014330.5
申请日:2019-10-23
Applicant: 南京大学
IPC: G06N3/08
Abstract: 本发明涉及基于一种SIMD架构的自组织映射方法及系统,包括:距离计算模块,通过计算输入向量和对应竞争层神经元权值向量的曼哈顿距离,找到距离最小的最佳匹配竞争层神经元;学习率和领域半径计算模块,通过移位操作实现学习率和领域半径的更新;合作模块,在竞争中获胜的神经元不是单独被激励的,而是通过确定获胜神经元为中心的领域,领域内的神经元共同被激励;权值更新模块,在获胜神经元领域半径内部的神经元对应权重得到更新,将计算好的权重存回片上SRAM。本发明支持样本任意分类与任意特征的运算,能够实现低复杂度与高精度的要求。
-
公开(公告)号:CN109446478B
公开(公告)日:2021-09-28
申请号:CN201811284263.4
申请日:2018-10-30
Applicant: 南京大学
IPC: G06F17/16
Abstract: 本发明涉及基于迭代和可重构方式的复协方差矩阵计算系统,包括片上SRAM存储器、片外DDR存储器、可重构单元、DMA控制器以及加速核,所述加速核包括:矩阵协方差运算模块,通过迭代计算方式轮询片上SRAM存储器的各区域源数据,并计算出下三角协方差矩阵;共轭对称模块,根据协方差矩阵的共轭对称性质,将下三角协方差矩阵通过地址映射和重构存储的方式得出完整的复协方差矩阵,形成最终的运算结果;DMA接口函数模块,将通过DMA方式从片外DDR存储器读入的数据按分区方式存入片上SRAM存储器。有益效果:本发明支持任意列数的复矩阵进行协方差运算,降低了传统硬件实现方式的源数据计算量以及多次将结果数据写回DDR的时间。
-
公开(公告)号:CN111045965B
公开(公告)日:2021-06-04
申请号:CN201911025671.2
申请日:2019-10-25
Applicant: 南京大学
Abstract: 本发明涉及一种多通道无冲突拆分的硬件实现方法及运行该方法的计算机设备与可读存储介质,该方法基于DMA接口单元、控制单元、数据存储单元、无冲突访存单元和数据重组单元实现。DMA接口单元用于DDR和SRAM之间的数据交互;控制单元用于根据配置信息选择数据存储单元划分模式和无冲突访存单元访存模式;数据存储单元用于存储源数据和结果数据;无冲突访存单元通过地址映射将按采样点输入的源数据按通道存入数据存储单元;数据重组单元用于根据配置信息重组结果数据,送至DMA接口单元进行结果输出。本发明对采样点数、通道数没有限制,适用于数字信号处理和人工智能场景,具有高通用性、高并行路数、高存储资源利用率和低控制复杂度的特点。
-
公开(公告)号:CN111026603A
公开(公告)日:2020-04-17
申请号:CN201911026334.5
申请日:2019-10-25
Applicant: 南京大学
Abstract: 公开了一种片上网络温度预测方法、装置、设备和存储介质。本申请一实施例中,片上网络温度预测方法可以包括:获取片上网络中各个处理器在当前时刻之后预定时长内待处理指令的指令信息;根据所述待处理指令的指令信息,计算片上网络在当前时刻之后预定时长内的功耗;根据片上网络在当前时刻之后预定时长内的功耗、片上网络当前时刻的温度,计算片上网络在预定时刻的温度,所述预定时刻是当前时刻之后的时刻且与当前时刻相差所述预定时长。本申请能够避免因负载波动大而导致的片上网络温度预测准确度降低的问题。
-
公开(公告)号:CN110942145A
公开(公告)日:2020-03-31
申请号:CN201911014329.2
申请日:2019-10-23
Applicant: 南京大学
Abstract: 本发明涉及基于一种可重构计算的卷积神经网络池化层、硬件实现方法及系统,该系统包括:控制单元、数据暂存单元、最大池化/平均池化计算单元。控制单元用于读取配置信息,通过有限状态机控制卷积神经网络池化层的运算流程,通过调用最大池化/平均池化计算单元以实现最大池化和平均池化算法;数据暂存单元用于存储计算所需的输入层信息及输出层结果;最大池化/平均池化计算单元用于计算输出层中各个通道的信息。本发明提出了一种可重构的卷积神经网络池化层硬件架构,计算资源和存储资源都可以进行裁剪拆分,在保证算法精度的情况下,高并行度的最大池化/平均池化计算单元大大提高了算法的硬件实现速度,该架构可适用于各种人工智能场景。
-
公开(公告)号:CN119560468A
公开(公告)日:2025-03-04
申请号:CN202510113094.1
申请日:2025-01-24
Applicant: 南京大学
IPC: H01L23/473 , H01L23/373 , H01L23/367
Abstract: 本发明公开了用于大尺寸大功率人工智能芯片的封装散热结构,属于芯片散热技术领域,芯片的封装散热结构包括:基板;完成晶圆级封装多芯片结构,位于基板的一侧,完成晶圆级封装多芯片结构包括若干芯片和围堰,芯片包括相对设置的功能面和背面,围堰环绕设置于芯片的外围,围堰靠近芯片背面一侧的表面与芯片的背面平齐;金属散热盖,盖设于基板的一侧,并与基板围成用于容置完成晶圆级封装多芯片结构的容置腔,金属散热盖与位于最外围的围堰通过粘贴胶固定连接;若干芯片、相邻芯片间的围堰、金属散热盖与粘贴胶共同围成液态金属散热通道,液态金属散热通道内填充有液态金属且末端封闭,本发明提供的封装散热结构具有较高的散热能力。
-
公开(公告)号:CN119474626A
公开(公告)日:2025-02-18
申请号:CN202411565457.7
申请日:2024-11-05
Applicant: 南京大学
IPC: G06F17/15
Abstract: 本发明属于DSP信号滤波领域,尤其涉及一种多功能线性卷积加速器及方法,包括:所述配置子模块通过总线接收启动信号和配置信号,所述第一状态机子模块在查询并解析所述配置子模块配置的启动信号和第一配置信号后,通过第二状态机子模块启动并配置端口模块,待控制模块接收到端口模快的运算启动信号后,通过第三状态机子模块和第四状态机子模块对应启动并配置访存模块和运算模块,待所述控制模块接收到端口模块和访存模块的结束信号后,向所述端口模块、缓存模块、访存模块和运算模块发送复位信号,同时向状态子模块写入结束状态,等待下一次启动;本发明通过复用访存逻辑和运算逻辑,实现对数字信号处理算法的高性能硬件加速。
-
公开(公告)号:CN119441089A
公开(公告)日:2025-02-14
申请号:CN202411555387.7
申请日:2024-11-04
Applicant: 南京大学
Abstract: 本发明涉及数据传输技术领域,尤其涉及一种适用于FFT算法的数据传输通路,本发明提出以下方案,通过AXI总线从DDR存储器获取数据,经DMA传输至SRAM阵列。采用数据传输接口结合fft_port模块,使每周期传输256bit数据(四个64bit浮点数),实现了传输速率的4倍提升。该通路包括无冲突访存控制器,通过索引‑地址转换规则将数据高效存储至SRAM。此外,系统支持多批处理和补零操作,确保数据点数符合FFT算法要求,适应2的n次方和非2的n次方数据集的处理需求。握手信号控制单元动态管理ack信号,在补零期间暂停数据传输。该通路支持最大4M点的FFT运算,满足高效、大规模数据处理需求。
-
-
-
-
-
-
-
-
-