公开(公告)号：CN114450785A

公开(公告)日：2022-05-06

申请号：CN201980100933.9

申请日：2019-11-20

Applicant: 华为技术有限公司

Inventor： 李珩 ,  张晓东 ,  王思敏 ,  戚晓芸 ,  王正波 ,  牛瑞 ,  伍青青

IPC: H01L23/48

Abstract: 一种多芯片堆叠封装及制作方法，涉及芯片技术领域，能够解决多芯片的应力集中问题，能够以进行更多层芯片的堆叠。该多芯片堆叠封装包括：沿第一方向堆叠设置的第一芯片(101)和第二芯片(102)，其中所述第一芯片(101)内沿所述第一方向开设有第一导电通孔(31)，所述第二芯片(102)内沿所述第一方向开设有第二导电通孔(32)；设置于所述第一芯片(101)和所述第二芯片(102)之间的第一再布线层(21)，且所述第一再布线层(21)的两侧分别与所述第一芯片(101)的表面和所述第二芯片(102)的表面固定，其中所述第一导电通孔(31)和所述第二导电通孔(32)通过所述第一再布线层(21)导通，所述第一导电通孔(31)和所述第二导电通孔(32)错开设置。所述多芯片堆叠封装及制作方法用于芯片的制造。