-
公开(公告)号：CN116204117A
公开(公告)日：2023-06-02
申请号：CN202211632232.X
申请日：2022-12-19
Applicant: 北京计算机技术及应用研究所
IPC: G06F3/06
Abstract: 本发明涉及一种基于访问行为的数据块活跃度估值和数据迁移方法，属于数据存储技术领域。本发明的方法通过热度统计筛选出最热和最冷的数据块用于后续的迁移。为了建立准确的模型，本方法根据业务特征，选择合适的统计周期、预热周期和时间窗口进行访问统计，找出各个存储层中最热和最冷的数据块，每个数据块的热度通过统计数据块的读写访问频率和IO特征得出。同时，每个小时的热度统计数据，将随着时间进行定期加权累计。权重随着时间推移而减小，即热度统计值周期越新，权重越高。根据用户配置的统计周期，当前小时内的热度统计数据的权重最大，而一个统计周期之前的热度统计数据的权重则衰减为0。
-
公开(公告)号：CN116185284A
公开(公告)日：2023-05-30
申请号：CN202211655199.2
申请日：2022-12-21
Applicant: 北京计算机技术及应用研究所
IPC: G06F3/06
Abstract: 本发明涉及一种基于数据块活跃度的分层存储系统，属于数据存储技术领域。分层存储系统采用两层存储层次：NVMeSSD层和SATA SSD/HDD层，NVMeSSD层为高级层，SATASSD/HDD层为低级层，分层存储系统根据数据块的访问频率，在无人干预的情况下，实现数据在高级层和低级层之间动态迁移。本发明根据数据块的访问频率，在无人干预的情况下，实现数据在高级层和低级层之间动态迁移。
-
公开(公告)号：CN111274335B
公开(公告)日：2023-05-16
申请号：CN201910674053.4
申请日：2019-07-25
Applicant: 北京计算机技术及应用研究所
IPC: G06F16/29
Abstract: 本发明涉及一种面向空间叠加分析的快速实现方法，涉及空间叠加优化技术领域。本发明的并行空间叠加分析方法，利用改进的面要素结构PLA，在设备端分别实现基于并行栅格索引技术的高精度并行空间过滤，并将候选集合以细粒度的方式映射到GPU线程阵列上实现并行要素精炼处理，充分发挥了GPU的众核优势，提高了空间叠加的分析效率；本发明提出的面向空间叠加分析的快速实现方法在处理密集数据的面面叠加分析上，算法的性能较CPU的实现能够提高一个数量级，可有效应用于实时性要求较高的场景中；由于本发明提出的面向空间叠加分析的快速实现方法在空间叠加分析效率上的优势，为网络地图服务模式下的空间分析的性能提升提供了很好的探索方向。
-
公开(公告)号：CN115454901A
公开(公告)日：2022-12-09
申请号：CN202211033710.5
申请日：2022-08-26
Applicant: 北京计算机技术及应用研究所
Abstract: 本发明涉及一种基于FPGA的LVDS高速通信系统及方法，属于LVDS通信技术领域。本发明通过对LVDS电路和对应的FPGA程序模块的设计，实现了FPGA芯片之间的高速通信，并且实现了数据包流控以及错误重传功能，从而实现了可靠传输。
-
公开(公告)号：CN114911642A
公开(公告)日：2022-08-16
申请号：CN202210453169.7
申请日：2022-04-27
Applicant: 北京计算机技术及应用研究所
IPC: G06F11/07
Abstract: 本发明涉及一种基于UEFI事件机制和看门狗的固件重启方法，属于计算机硬件领域。本发明利用UEFI事件提供的异步操作，在固件正常启动时间范围内定时清零看门狗计数器，以确定固件启动正常，未发生“假死”现象；当发生看门狗重启，但重启次数未超过设置阈值时，即“假死”现象出现次数正常，可以降低单板偶发问题造成的测试或使用不便；当发生看门狗重启且重启次数超过一定阈值，通过驱动蜂鸣器，警示工作人员检修主板，相关人员可以直观地了解主板情况。
-
Patent Agency Ranking
公开(公告)号：CN110825674B
公开(公告)日：2021-02-12
申请号：CN201911041998.9
申请日：2019-10-30
Applicant: 北京计算机技术及应用研究所
IPC: G06F13/32
Abstract: 本发明涉及一种基于FPGA的PCIE DMA交互系统及交互方法，属于DMA技术领域。本发明采用一种新的方案，对现有CPU轮询寄存器(R2)的方式作了改进，实现了FPGA板卡与CPU之间的PCIE多通道DMA交互，有效降低了对CPU资源和PCIE带宽的占用，提高了PCIE传输效率。
-
公开(公告)号：CN108008657B
公开(公告)日：2020-07-21
申请号：CN201610922856.3
申请日：2016-10-28
Applicant: 北京计算机技术及应用研究所
IPC: G05B19/042
Abstract: 本发明公开了一种控制板和交换板总线直连的负载均衡冗余交换系统，其中，包括：第一接口为第一交换板的PCIe外部接口，第二接口为第一交换板的PCIe内部接口；第三接口为第二交换板的PCIe外部接口，第四接口为第二交换板的PCIe内部接口；第一控制模块以及第二控制模块分别用于将输入的PCIe数据进行负载均衡后输出；第一控制模块与第二控制模块互为冗余，使得第一交换板以及第二交换板形成冗余结构；第一分组交换器以及第二分组交换器分别用于PCIe数据和以太网数据的转换，以与外部以太网进行通讯。本发明的控制板和交换板PCIe总线直连的负载均衡冗余交换系统，避免数据信号的多次转换，降低了网络延迟，增加了网络带宽。
-
公开(公告)号：CN112367310A
公开(公告)日：2021-02-12
申请号：CN202011167693.5
申请日：2020-10-28
Applicant: 北京计算机技术及应用研究所
IPC: H04L29/06 , G05B19/042
Abstract: 本发明涉及一种基于FPGA的SRIO总线加密传输装置，属于数据传输技术领域。本发明提出的一种基于FPGA的SRIO总线加密传输装置，该装置基于FPGA可编程逻辑设计实现，同时结合SRIO协议的特点，仅要求用户传输的有效数据载荷为256字节的整数倍，并内置加解密模块实现了高速数据的加密传输，并通过门铃包实现数据帧的同步。该装置能够满足用户数据在现有SRIO网络里的加密传输需求，极大提升了数据传输的安全性，从而满足特定领域的应用需求。
-
公开(公告)号：CN108021525A
公开(公告)日：2018-05-11
申请号：CN201610922857.8
申请日：2016-10-28
Applicant: 北京计算机技术及应用研究所
IPC: G06F13/42 , G06F11/20 , G06F15/173 , H04L12/40
Abstract: 本发明公开了一种基于PCIE总线多主互连的冗余交换系统，其中，包括：第一主板、第二主板、第三主板、第四主板、第一交换电路以及第二交换电路；第一主板、第二主板、第三主板以及第四主板分别连接第一交换电路以及第二交换电路；第一交换板包括：第一接口、第二接口、第三接口、第四接口以及第一分组交换器；第一主板、第二主板、第三主板、第四主板分别安装虚拟机；第一主板、第二主板、第三主板以及第四主板互为冗余，使得第一交换板以及第二交换板形成冗余结构。本发明的基于PCIE总线多主互连的冗余交换系统，避免了数据信号的多次转换，降低了网络延迟，增加了网络带宽，确保网络的高可用性。
-
公开(公告)号：CN108008657A
公开(公告)日：2018-05-08
申请号：CN201610922856.3
申请日：2016-10-28
Applicant: 北京计算机技术及应用研究所
IPC: G05B19/042
Abstract: 本发明公开了一种控制板和交换板总线直连的负载均衡冗余交换系统，其中，包括：第一接口为第一交换板的PCIe外部接口，第二接口为第一交换板的PCIe内部接口；第三接口为第二交换板的PCIe外部接口，第四接口为第二交换板的PCIe内部接口；第一控制模块以及第二控制模块分别用于将输入的PCIe数据进行负载均衡后输出；第一控制模块与第二控制模块互为冗余，使得第一交换板以及第二交换板形成冗余结构；第一分组交换器以及第二分组交换器分别用于PCIe数据和以太网数据的转换，以与外部以太网进行通讯。本发明的控制板和交换板PCIe总线直连的负载均衡冗余交换系统，避免数据信号的多次转换，降低了网络延迟，增加了网络带宽。
-
-
-
-
-
-
-
-
-
Search Results
20
records
(took 0.037 seconds)
