-
公开(公告)号:CN119416200A
公开(公告)日:2025-02-11
申请号:CN202411555411.7
申请日:2024-11-04
Applicant: 北京计算机技术及应用研究所
IPC: G06F21/51 , G06F21/57 , G06F21/64 , G06F9/4401 , G06F15/78
Abstract: 本发明属于SoC芯片技术领域,涉及一种基于异构多核SoC芯片的安全启动系统及方法,所述系统包括安全子系统、异构处理器模块、共享存储器模块和安全启动系统总线,安全子系统、异构处理器模块和共享存储器模块通过安全启动系统总线进行通讯,异构处理器模块包括各异构处理器,各异构处理器根据安全核的引导进行启动;共享存储器模块用于存储各异构处理器启动时所需的指令;安全子系统包括安全核、安全算法模块、独享存储器模块、安全子系统总线和安全子系统DMA,独享存储器模块包括ROM和RAM。本发明解决了外接可信模块技术中带来的片间的低速互连问题,同时减少了片间总线暴露带来的安全风险,增强了延时和带宽性能。
-
公开(公告)号:CN118264351A
公开(公告)日:2024-06-28
申请号:CN202410232317.1
申请日:2024-03-01
Applicant: 北京计算机技术及应用研究所
IPC: H04J3/06
Abstract: 本发明涉及一种基于时钟仲裁的高精度时钟同步方法,属于时钟同步领域。本发明包括:网络中所有节点通过最佳主时钟竞争算法BMCA竞争出时钟域中带有最好时钟源的节点,设为主时钟,同时建立以主时钟为根节点的时钟同步生成树;在竞争阶段,网络中各相邻节点互相发送Announce报文交换最佳主时钟选择信息;每个Announce报文包含时钟同步生成树向量信息,该信息标记了网络中一个节点作为根节点,即主时钟;每个网络节点将接收到的Announce报文中的信息与自身节点的信息进行比较,计算选择主时钟信息更好的节点为根节点;作为构建时钟同步生成树的一部分,每个节点的每个端口都通过与端口关联的状态机分配端口角色。本发明能够确保时钟在网络中的可靠同步。
-
公开(公告)号:CN115037706A
公开(公告)日:2022-09-09
申请号:CN202210701171.1
申请日:2022-06-20
Applicant: 北京计算机技术及应用研究所
IPC: H04L49/351 , H04L49/15 , H04L41/0246
Abstract: 本发明涉及一种LRM型时间触发以太网交换模块,属于云计算领域。本发明由FPGA交换逻辑模块、嵌入式网络配置模块、嵌入式状态监控模块、板卡管理模块、器件状态监测模块、LRM接口模块、调试模块组成;FPGA交换逻辑模块构建了时间触发以太网与以太网交换逻辑,完成数据交换任务,嵌入式网络配置模块对FPGA交换逻辑模块下发配置信息,嵌入式网络状态监控模块对系统状态进行监控并上报,板卡管理模块完成模块健康管理功能,器件状态监测模块采集模块状态信息并将信息传送至板卡管理模块,LRM接口模提供供电、9路时间触发以太网接口、调试接口等对外接口。本发明可用于为异构化边端协同计算系统提供高带宽的确定性网络交换功能。
-
公开(公告)号:CN112363856A
公开(公告)日:2021-02-12
申请号:CN202011302740.2
申请日:2020-11-19
Applicant: 北京计算机技术及应用研究所
Abstract: 本发明涉及一种基于DDS实现深度学习框架与应用程序互操作的方法,其中,深度学习框架之间或者深度学习框架与应用之间传输训练数据、权重数据以及各种神经网络拓扑结构时,使用接口语言IDL定义训练迭代过程中的数据以及IDL数据结构,使用接口定义语言IDL转换工具转换成使用语言的函数接口,接着把函数接口集成至调用DDS中间件的应用程序或者深度学习框架,应用程序或者深度学习框架调用产生的数据结构的订阅函数与发布函数接口,进行训练迭代过程中的数据以及数据交互及可视化处理。
-
-
-