-
公开(公告)号:CN119602791A
公开(公告)日:2025-03-11
申请号:CN202411483513.2
申请日:2024-10-23
Applicant: 北京智芯微电子科技有限公司 , 清华大学
Abstract: 本发明提供一种失调电压校准方法及电路、流水线逐次逼近型模数转换器,属于集成电路领域。所述方法包括:通过电容阵列对输入信号进行采样得到采样信号;检测放大器对采样信号进行放大后输入端的残差信号的大小,确定放大器的失调电压的大小及方向;根据放大器的失调电压的大小及方向调节比较器的失调电压的大小及方向,使比较器的失调电压的大小与放大器的失调电压的大小相等,且比较器的失调电压的方向与放大器的失调电压的方向一致;将比较器的失调电压与放大器的失调电压进行差值比较,使比较器的失调电压抵消放大器的失调电压,以使整个级电路的等效失调电压为零。本发明实现简单、校准精度高,同时实现比较器和放大器的校准。
-
公开(公告)号:CN119582609A
公开(公告)日:2025-03-07
申请号:CN202411432066.8
申请日:2024-10-14
Applicant: 北京智芯微电子科技有限公司 , 长安大学
Abstract: 本发明涉及电子电路技术领域,公开一种固定导通时间模式下的降压型开关变换器组与变换器芯片。所述变换器组包括:N个并联的降压型开关变换器,该变换器包括:主电路;触发器,输出端与主电路的上、下功率管的栅极相连;第一、第二移相电路,其时钟输入端分别与触发器的S、R端相连,移相电路的相移角度被调节为360°/N,第一个变换器还包括:脉冲调制控制电路,第一、第二输入端分别与主电路的输出端、反馈点相连,输出端与S端相连;及计时电路,输入、输出端分别与触发器的输出端、R端相连,用于控制上功率管的固定导通时间。本发明以多相位进行多相操作,能够提供工程应用所需要的足够的负载电流,且电感电流纹波得以抵消,输出电压纹波更小。
-
公开(公告)号:CN117254806B
公开(公告)日:2025-01-17
申请号:CN202311264483.1
申请日:2023-09-27
Applicant: 北京智芯微电子科技有限公司
Abstract: 本发明公开了一种模数转换器及其参考电压提供电路、处理器,其中,参考电压提供电路包括:电压提供单元,适于提供第一参考电压;缓冲单元,适于对第一参考电压进行缓冲处理,输出第二参考电压;切换单元,被配置为在模数转换器的高位电容组被切换时,切换第二参考电压向模数转换器的ADC采样通道提供电荷,并在模数转换器的低位电容组被切换时,切换第一参考电压向模数转换器的ADC采样通道提供电荷。该电路不会造成片外电容上的电压大幅下降,因此,不会造成ADC的精度下降。
-
公开(公告)号:CN119232151A
公开(公告)日:2024-12-31
申请号:CN202411270362.2
申请日:2024-09-11
Applicant: 北京智芯微电子科技有限公司 , 清华大学
Abstract: 本发明涉及模数转换技术领域,提供一种模数转换系统、增益自动选择方法及增益偏差校准方法。所述模数转换系统包括:主模数转换器、辅模数转换器、增益选择模块以及恢复模块,主模数转换器和辅模数转换器均包括采样电容及转换电容阵列;辅模数转换器与主模数转换器同时对输入信号进行采样,辅模数转换器优先对采样信号进行预转换得到预转换结果;增益选择模块用于根据辅模数转换器的预转换结果确定当前输入信号对应主模数转换器的满量程中的位置,从而确定主模数转换器采样当前输入信号需要接入的采样电容的数量,以调整主模数转换器的增益。本发明可以保证每个采样点都不引起ADC过载或者精度下降,保证所有信号都可获得高精度采样。
-
公开(公告)号:CN115078965B
公开(公告)日:2024-11-29
申请号:CN202210658202.X
申请日:2022-06-10
Applicant: 北京智芯半导体科技有限公司 , 北京智芯微电子科技有限公司
IPC: G01R31/28
Abstract: 本申请公开了一种芯片的温度场分布检测方法及装置、介质、芯片,该方法首先获取多个关键节点各自的工作温度目标值,然后控制所有的功耗模拟单元依次按对应的关键节点的工作温度目标值进行功耗模拟,以使测温单元感测功耗模拟单元传导过来的温度,然后依据感测到的温度以及每个功耗模拟单元与测温单元之间的位置关系,生成各功耗模拟单元的位置‑温度关系曲线,最后依据位置‑温度关系曲线生成芯片待测区域的温度场分布情况,由此能够基于芯片的工作特点来动态定位封装后芯片的温度场分布,通过内置的测温电路和功耗模拟电路作为温度场分布检测的硬件实现,实现芯片整体温度场分布的检测,还降低了检测成本和检测难度。
-
公开(公告)号:CN118550352A
公开(公告)日:2024-08-27
申请号:CN202410698006.4
申请日:2024-05-31
Applicant: 福州大学 , 北京智芯微电子科技有限公司
IPC: G05F1/56
Abstract: 本发明提供一种应用于微处理器DVFS技术的类比运放LDO设计,采用开关式架构,通过将环路控制信号从电压域转换到时域,以类运放结构产生15相脉冲宽度调制信号和有源电压定位,实现将开关式LDO的开关频率等效增大和在约束输出电压纹波的基础上将负载电容减小;为了保持LDO的环路稳定,采用双环路的结构使环路产生一个额外的零点,对LDO轻载时前移的输出极点进行补偿,以实现LDO在全负载范围内保持稳定输出。
-
公开(公告)号:CN118399958A
公开(公告)日:2024-07-26
申请号:CN202410416881.9
申请日:2024-04-08
Applicant: 北京智芯半导体科技有限公司 , 北京智芯微电子科技有限公司 , 复旦大学
Abstract: 本发明公开了一种可重构模数转换器及其控制方法以及芯片,包括:采样电路,包括多个采样支路,采样支路对相应通道的外接信号进行差分采样,得到差分信号;电容阵列,对差分信号进行逐次逼近转换,得到转换信号;积分电路,包括多个积分子电路,用于对相应通道对应的转换信号进行无源积分,得到积分信号;比较电路,与多个积分电路分别连接,用于对转换信号和积分信号进行比较,并根据比较结果输出比较信号;第一控制电路,与比较电路、电容阵列分别连接,用于控制比较电路进行比较和电容阵列进行逼近转换,并生成数字信号。该重构模数转换器实现了转换速率与转换通道数的可重构配置,可以利用单个模数转换器对多路输入信号进行连续转换。
-
公开(公告)号:CN116915234A
公开(公告)日:2023-10-20
申请号:CN202310694090.8
申请日:2023-06-12
Applicant: 北京智芯微电子科技有限公司 , 福州大学
IPC: H03K19/003 , H03K19/094 , H03F1/30 , H03F1/56
Abstract: 本发明涉及芯片技术领域,公开一种动态偏置电路、输出级偏置补偿电路、轨到轨运放及芯片。所述动态偏置电路包括:差分共源输入级,其输入与前级输出相连,以及其输出与轨到轨运放的CLASS‑AB输出级的栅极相连,其中,响应于所述前级输出的变化,所述差分共源输入级的电流变化,以引发所述CLASS‑AB输出级的栅极电压变化;辅助放大级,用于放大所述CLASS‑AB输出级的栅极电压变化;以及反馈级,用于将经放大的所述CLASS‑AB输出级的栅极电压变化反馈至所述CLASS‑AB输出级的栅极,以通过引发所述CLASS‑AB输出级的栅极处的阻抗变化来动态调整所述CLASS‑AB输出级的偏置电压。本发明可动态调整CLASS‑AB输出级的偏置电压和控制路径上的尾电流,从而可同时增强压摆率及负载驱动能力。
-
公开(公告)号:CN116779605A
公开(公告)日:2023-09-19
申请号:CN202310777035.5
申请日:2023-06-28
Applicant: 北京智芯微电子科技有限公司 , 浙江大学
IPC: H01L27/02 , H01L29/06 , H01L21/8222
Abstract: 本发明提供一种可控硅器件、可控硅器件制作方法、芯片及电路,属于半导体器件领域,该器件包括:衬底;第一阱区;第二阱区、第一注入区和第三阱区,沿衬底长度方向形成在第一阱区内;第二注入区和第三注入区,分别形成于第二阱区和第三阱区内;第四注入区和第五注入区,分别形成于第二注入区和第三注入区内;第一多晶硅层和第二多晶硅层,分别形成于第一注入区两侧的衬底表面;第一隔离槽和第二隔离槽,分别形成于第一注入区两侧;第四注入区和第一多晶硅层通过金属连线接入电学阳极,第五注入区和第二多晶硅层通过金属连线接入电学阴极。通过本发明提供的器件,能够提供更高的ESD保护能力,电流走向更为均匀,提高器件响应速度。
-
公开(公告)号:CN116723687A
公开(公告)日:2023-09-08
申请号:CN202310790286.7
申请日:2023-06-29
Applicant: 北京智芯微电子科技有限公司 , 国网智能电网研究院有限公司 , 国网安徽省电力有限公司 , 国网江苏省电力有限公司
Abstract: 本发明公开了一种芯片以及PCB板组件,芯片包括:芯片主体;磁场抵消件,所述磁场抵消件与所述芯片主体相邻设置,所述磁场抵消件被配置为在所述芯片外部的磁场发生变化时产生感应电流以使所述磁场抵消件产生抵抗外部磁场的感应磁场。由此,通过设置磁场抵消件,当芯片主体外部的磁场变化时,磁场抵消件内能够产生感应电流,从而能够产生感应磁场,感应磁场能够抵抗外部磁场以降低芯片主体所受到的总磁场强度,进而能够降低外部磁场对芯片主体的影响,有利于提高芯片主体的使用可靠性。
-
-
-
-
-
-
-
-
-