-
公开(公告)号：CN101847688A
公开(公告)日：2010-09-29
申请号：CN201010163100.8
申请日：2010-04-29
Applicant: 北京大学
Abstract: 本发明涉及一种减小阻变存储器阻值离散性的方法，该方法包括：S1、在Forming过程中施加一个电流脉冲，使阻变存储器的阻变材料从初始态转为低阻态；S2、在SET过程中施加一个电流脉冲，使阻变存储器的阻变材料从高阻态转为低阻态；S3、在RESET过程中施加一个反向电压脉冲，使阻变存储器的阻变材料从低阻态转为高阻态。本发明提出的电流电压控制方法可以显著的减小器件阻值的离散性，并同时可以提高低阻态的阻值，从而减小器件的工作电流，降低功耗。
-
公开(公告)号：CN104241521B
公开(公告)日：2017-05-17
申请号：CN201310241828.1
申请日：2013-06-18
Applicant: 北京大学
IPC: H01L45/00
Abstract: 公开了存储阵列及其操作方法和制造方法。一示例存储阵列可以包括：成行列设置以形成阵列的多个基于第一纳米线的选择晶体管；以及在选择晶体管阵列上堆叠的多个存储单元层，每一存储单元层包括与选择晶体管阵列相对应的阻变器件的阵列。阻变器件可以包括由第二纳米线、绕第二纳米线形成的阻变材料层以及绕阻变材料层形成的电极层构成MIM配置。该存储阵列还可以包括：多条选择线，每一条选择线电连接至相应的一行选择晶体管；多条位线，每一条位线电连接至相应的一列选择晶体管的一端，各选择晶体管的另一端分别电连接至相邻的存储单元层中相应的阻变器件的第二纳米线；多条字线，每一条字线电连接至相应的存储单元层的电极层。
-
公开(公告)号：CN103778468B
公开(公告)日：2016-09-07
申请号：CN201410021568.1
申请日：2014-01-16
Applicant: 北京大学
IPC: G06N3/063
Abstract: 本发明提供一种神经网络电路，其特征在于，包括：若干个传感器、若干个第一层神经元支路以及第二层神经元支路。每个第一层神经元支路包括：若干个RRAM器件以及第一层神经元。所述传感器用于将图片的颜色转换为电压信号，并将此电压信号传输给所述RRAM器件；所述RRAM器件根据接收到的电压信号产生电流信号，并传输至所述第一层神经元；所述第一层神经元用于对接收到的电流信号进行求和，若神经元被激活，则向后级发射电压脉冲。第二层神经元支路包括权重RRAM器件以及第二层神经元，所述权重RRAM器件将所述第一层神经元与所述第二层神经元连接起来；所述第二层神经元用于汇总若干个所述第一层神经元的电流信号，然后通过运算产生最后的判断结果。
-
公开(公告)号：CN102456157B
公开(公告)日：2015-08-26
申请号：CN201010519997.3
申请日：2010-10-20
Applicant: 北京大学
IPC: G06N3/063
CPC classification number: G06N3/063
Abstract: 本申请提供了一种神经元器件及神经网络，该神经元器件包括底电极层、顶电极层、以及夹在底电极层和顶电极层之间的阻变材料层，其中，神经元器件在施加恢复脉冲时转变为正常态，而在施加刺激脉冲时转变为兴奋态。神经元器件具有对刺激脉冲的幅度、宽度及个数的综合响应，提供权重部分和运算部分的功能。该神经元器件结构简单，便于集成，并且与传统硅基CMOS工艺兼容，非常适合大规模生产，可以实现多种生物功能和复杂的逻辑运算。
-
公开(公告)号：CN103022350B
公开(公告)日：2015-01-07
申请号：CN201210587167.3
申请日：2012-12-28
Applicant: 北京大学
IPC: H01L45/00
Abstract: 本发明公开了一种忆阻器件，包括衬底层，所述衬底层之上有多层隔离层，每两层隔离层之间包括一层忆阻单元，忆阻单元包括两层可动离子阻挡层和中间的平面电极层；还包括从最上层的隔离层刻蚀至最下层隔离层的顶电极刻蚀槽；所述顶电极刻蚀槽及最上层隔离层的表面覆盖有电解质层；所述顶电极刻蚀槽内设置有顶电极；还包括分别从最上层隔离层表面覆盖的电解质层刻蚀至各忆阻单元的平面电极层而形成的多个底电极。本发明并提供了制备该忆阻器件的制备方法。本发明提出的垂直结构的忆阻器件，简化了三维忆阻器件的工艺，同时采用可动金属离子阻挡层技术，有效解决可动离子污染问题。
-
Patent Agency Ranking
-
-
公开(公告)号：CN102522071B
公开(公告)日：2013-11-27
申请号：CN201110457485.3
申请日：2011-12-30
Applicant: 北京大学
IPC: G09G3/36
Abstract: 本发明是一种LCD像素选择信号产生电路、LCD控制器及其方法，该像素选择信号产生电路包括：多级电平产生电路，包括阻变器件，通过改变阻变器件的阻态，得到选通波形所需要的多级电平值；阻变器件阻态复位控制电路，根据产生的电平的级数周期产生阻变器件的复位信号，使阻变器件回复为高阻态。本发明提出了利用阻变器件实现产生像素选择信号的电路、LCD控制器及其控制方法，阻变器件不但具有原来的通过阻值状态存储数据的能力，还可以实现LCD中像素选择的功能，从而简化了电路结构，为LCD的设计和制造提供了基础。
-
公开(公告)号：CN102522418B
公开(公告)日：2013-09-11
申请号：CN201110452945.3
申请日：2011-12-29
Applicant: 北京大学
Abstract: 本发明公开了一种具有交叉阵列结构的自整流阻变存储器及制备方法，涉及半导体集成电路及其制造技术领域，所述存储器包括：硅衬底，在所述硅衬底上设有至少一个与其垂直的纳米柱，绕所述纳米柱的侧壁一周设有阻变氧化层，绕所述阻变氧化层的外侧壁一周设有从下至上间隔设置的隔离层和金属层，所述纳米柱的材料为重掺杂硅。本发明通过按照一定的结构设置，实现了在不增加工艺复杂度的情况下，提供了一种适合于三维集成，并具有自整流特性的存储器。
-
公开(公告)号：CN103257848A
公开(公告)日：2013-08-21
申请号：CN201310206696.9
申请日：2013-05-29
Applicant: 北京大学
IPC: G06F9/30
Abstract: 本发明提供一种基于阻变存储器的编码方法及编码器，包括以下步骤：S1、将n种建立电压加到阻变存储器上，以对所述阻变存储器进行set操作，使得所述阻变存储器置于n种低阻态，其中，n≥2；S2、将m种复位电压加到所述阻变存储器上，以对所述阻变存储器进行reset操作，使得所述n种低阻态分别形成m种高阻态，并将所述n×m种高阻态输出，其中，m≥2；本发明代替了传统的CMOS，实现了复杂编码的功能，本发明还提供一种基于阻变存储器的编码器。
-
-
-
-
-
-
-
-
-
Search Results
72
records
(took 0.025 seconds)
