-
公开(公告)号：CN101853922B
公开(公告)日：2012-06-13
申请号：CN201010158789.5
申请日：2010-04-28
Applicant: 北京大学
IPC: H01L45/00
Abstract: 本发明提供了一种低电压阻变存储器及制备方法，属于超大规模集成电路技术领域。该阻变存储器包括顶电极，阻变材料层，底电极和衬底，其中，阻变材料层为氮氧硅(SixOyNz)。本发明通过对标准CMOS工艺中后端的等离子体化学气相沉积(PECVD)工艺进行参数调节，制备出和标准CMOS工艺完全兼容的氮氧硅单极阻变存储器，其可以在低温工艺下实现，同时达到了人为控制缺陷浓度的目的，从而得到了较低的阻变电压和阻变电流，在低压低功耗存储器方面，具有很高的应用价值。
-
公开(公告)号：CN102456745A
公开(公告)日：2012-05-16
申请号：CN201010523321.1
申请日：2010-10-22
Applicant: 北京大学
IPC: H01L29/788 , H01L29/06 , H01L29/10 , H01L27/115 , G11C16/02 , H01L21/8247
CPC classification number: H01L27/11556 , H01L29/7391 , H01L29/7889 , H01L29/8616
Abstract: 本发明公开了一种快闪存储器及其制备方法和操作方法。该快闪存储器包括两个垂直沟道的存储单元，以轻掺杂N型(或P型)硅作为衬底，在硅平面的两端各有一个P+区(或N+区)，中间为两个垂直于硅平面的沟道区域，沟道之上为两个沟道共用的N+区(或P+区)，每个沟道的外侧由内向外依次为隧穿氧化层、多晶硅浮栅、阻挡氧化层和多晶硅控制栅，多晶硅浮栅和多晶硅控制栅由侧墙氧化层与P+区(或N+区)隔开。整个器件呈两位垂直沟道的TFET型快闪存储器，与现有的标准CMOS工艺有着较好的兼容性，较之基于MOS场效应晶体管的传统快闪存储器具有编程效率高、功耗低、可有效抑制穿通效应、密度高等多方面的优点。
-
公开(公告)号：CN102456403A
公开(公告)日：2012-05-16
申请号：CN201010523322.6
申请日：2010-10-22
Applicant: 北京大学
IPC: G11C16/06
CPC classification number: H01L29/42352 , G11C16/0475 , H01L29/7887 , H01L29/7923
Abstract: 本发明公开了利用分裂槽栅快闪存储器实现四位存储的方法，所述分裂槽栅快闪存储器如专利号为200710105964.2中国专利中所述，在该快闪存储器的两个沟槽与沟道接触的一侧区域采用沟道热电子注入的方法实现对电子的编程；而在两个沟槽与源或漏接触的一侧区域采用FN注入的方法实现对电子的编程。从而通过编程模式的改变实现四位存储的功能，使得这种器件在性能得到提升的同时，存储密度也有较大的改善。
-
公开(公告)号：CN102142455A
公开(公告)日：2011-08-03
申请号：CN201010103868.6
申请日：2010-01-29
Applicant: 北京大学
Abstract: 本发明公开了一种可在BJT和MOSFET之间相互转变的器件，包括MOSFET结构中的衬底、栅介质层、栅极、源区和漏区，其中源区的掺杂浓度比漏区高，栅介质层是由阻变材料构成的阻变介质层，当该阻变介质层为高阻态时该器件为MOSFET，低阻态时则转变为BJT，MOSFET的栅极、源区和漏区对应地分别变为BJT的基极、发射极和集电极。该器件的制作工艺简单，和主流平面CMOS工艺兼容，生产成本低，根据需要在栅极(或基极)与衬底之间施加一定的电压就可以使阻变介质层的电阻发生转变，从而实现BJT和MOSFET的互变，在存储器电路和逻辑电路方面有着很好的应用潜力。
-
公开(公告)号：CN101582426B
公开(公告)日：2011-06-15
申请号：CN200910085131.3
申请日：2009-06-02
Applicant: 北京大学
IPC: H01L27/108 , H01L29/78 , H01L29/06 , H01L29/423 , H01L21/8242
Abstract: 本发明公开了一种无电容式DRAM单元及其制备方法，属于挥发性存储器中动态随机存储器技术领域。该DRAM单元包含一在p型掺杂体硅衬底上形成的N型场效应晶体管，该晶体管的沟道上面为栅氧化层和多晶硅栅，该晶体管的沟道两端分别连接n+源和n+漏，n+源和n+漏外侧的大部分有L型绝缘层包围，在沟道下方有一n掺杂层，该层的顶部距离硅表面的距离小于L型绝缘层的底部距离硅表面的距离，该层底部距离硅表面的距离大于L型绝缘层的底部距离硅表面的距离，从而将n掺杂层上方p型掺杂区域和n掺杂层下方的p型掺杂衬底隔开。本发明基于体硅衬底制备，无需SOI衬底，通过L型绝缘层使电位浮置的体区和源/漏的接触面积减小，提高体区存储空穴的保持能力。
-
Patent Agency Ranking
公开(公告)号：CN101859602A
公开(公告)日：2010-10-13
申请号：CN201010199022.7
申请日：2010-06-04
Applicant: 北京大学
CPC classification number: G11C16/0433 , H01L27/11526
Abstract: 本发明公开了一种嵌入式非挥发存储器单元及其工作方法、存储阵列，属于存储器技术领域。本方法为：将选择晶体管的栅极作为存储器的浮栅，其源、漏电极作为存储器的源、漏电极，然后通过电极电压的变化改变器件的阈值，实现信息的存储和变化；本非挥发存储单元为在P阱层上制作存储单元，N阱层环绕P阱层，深N阱层位于N阱层和P阱层的下方，并与N阱层相连；本存储阵列包括若干存储单元，每一存储单元内，选择管的栅极与存储阵列的字线连接，其源/漏端与非挥发存储单元的源/漏端连接，另一源/漏端与存储阵列的公共源端连接，非挥发存储单元的另一源/漏端与存储阵列的位线连接。本发明具有面积设计小，工作电压低，工作速度高，可靠性强。
-
公开(公告)号：CN102456745B
公开(公告)日：2013-09-04
申请号：CN201010523321.1
申请日：2010-10-22
Applicant: 北京大学
IPC: H01L29/788 , H01L29/06 , H01L29/10 , H01L27/115 , G11C16/02 , H01L21/8247
CPC classification number: H01L27/11556 , H01L29/7391 , H01L29/7889 , H01L29/8616
Abstract: 本发明公开了一种快闪存储器及其制备方法和操作方法。该快闪存储器包括两个垂直沟道的存储单元，以轻掺杂N型(或P型)硅作为衬底，在硅平面的两端各有一个P+区(或N+区)，中间为两个垂直于硅平面的沟道区域，沟道之上为两个沟道共用的N+区(或P+区)，每个沟道的外侧由内向外依次为隧穿氧化层、多晶硅浮栅、阻挡氧化层和多晶硅控制栅，多晶硅浮栅和多晶硅控制栅由侧墙氧化层与P+区(或N+区)隔开。整个器件呈两位垂直沟道的TFET型快闪存储器，与现有的标准CMOS工艺有着较好的兼容性，较之基于MOS场效应晶体管的传统快闪存储器具有编程效率高、功耗低、可有效抑制穿通效应、密度高等多方面的优点。
-
公开(公告)号：CN102194849B
公开(公告)日：2013-08-07
申请号：CN201010124705.6
申请日：2010-03-12
Applicant: 北京大学
IPC: H01L27/24
CPC classification number: G11C11/5621
Abstract: 本发明公开了一种多位快闪存储器，包括衬底、源端和漏端，以及依次层叠在沟道之上的遂穿氧化层、多晶硅浮栅(对应于浮栅型闪存)或氮化硅陷阱层(对应于分离陷阱型闪存)、阻挡氧化层、金属下电极、阻变材料层和金属上电极。其中金属下电极在读取时，通过外面串联的电阻接地，使得阻变材料层起到明显的分压效果。本发明以现有的快闪存储单元为基本架构，融入了阻变材料存储单元，与当前的主流闪存制备工艺兼相兼容，并在很大程度上提高了单位面积上的存储密度。
-
公开(公告)号：CN102881822A
公开(公告)日：2013-01-16
申请号：CN201110195121.2
申请日：2011-07-13
Applicant: 北京大学
CPC classification number: H01L45/149 , H01L45/1675 , H01L51/0591
Abstract: 本发明公开了一种透明柔性阻变存储器及其制备方法，包括一透明的柔性衬底和衬底上的MIM电容结构的器件单元，所述器件单元的底层和顶层为透明柔性电极，中间功能层为聚对二甲苯透明薄膜。聚对二甲苯材料具有良好的阻变特性，器件中衬底、电极和中间功能层均采用透明柔性材料制备，得到全透明的柔性阻变存储器，可应用于透明柔性电子系统中。
-
公开(公告)号：CN102270503A
公开(公告)日：2011-12-07
申请号：CN201110074350.9
申请日：2011-03-25
Applicant: 北京大学
Abstract: 本发明提供一种闪存存储器的阵列结构及其编程方法，属于超大规模集成电路制造技术中的非易失存储器技术领域。本发明的闪存存储器阵列，包括存储单元，连接存储单元的字线和位线，其中连接存储单元漏端的位线和连接存储单元控制栅的字线不是互相垂直，而是成角度交叉，每两条位线之间两个沿沟道方向相邻的存储单元的控制栅分别由两条字线控制，漏端分别由两条位线控制，源端共享。本发明还提供了该闪存存储器阵列结构的编程方法，可实现低功耗编程。
-
-
-
-
-
-
-
-
-
Search Results
23
records
(took 0.021 seconds)
