公开(公告)号：CN101159234A

公开(公告)日：2008-04-09

申请号：CN200710178369.1

申请日：2007-11-29

Applicant: 北京大学

Inventor： 李琛 ,  廖怀林 ,  周发龙 ,  黄如 ,  王阳元

IPC: H01L21/3063

Abstract: 本发明公开了一种硅片表面图形刻蚀方法，包括如下步骤：1)在硅片表面沉积氮化硅层，然后，刻蚀氮化硅层，在硅片表面形成刻蚀区域；所述刻蚀区域的尺度为0.5－4微米；2)将所述带有刻蚀区域的硅片固定于加有腐蚀液的腐蚀槽中，通电进行阳极氧化反应，在所述刻蚀区域处形成刻蚀图形；所述腐蚀液为氢氟酸和乙醇的混和液或者氢氟酸和二甲基甲酰胺的混和液；通电进行阳极氧化反应的电流密度为5－100mA/cm2。本发明自组装的硅片表面图形刻蚀方法能够非常简便而且有效地在硅表面刻蚀出所需要的图形，所得图形的尺寸在亚微米尺度至纳米尺度范围内，制备过程不需要使用现有光刻技术刻蚀如此量级尺寸所必须的高精密设备，设备、条件要求简单，成本低。

公开(公告)号：CN101110449A

公开(公告)日：2008-01-23

申请号：CN200710105964.2

申请日：2007-06-05

Applicant: 北京大学

Inventor： 周发龙 ,  吴大可 ,  黄如 ,  张兴

IPC: H01L29/792 ,  H01L29/423 ,  H01L27/115 ,  H01L21/336 ,  H01L21/28 ,  H01L21/8247

Abstract: 本发明提供了一种分裂槽栅快闪存储器及其制备方法，属于超大规模集成电路中的非挥发性半导体存储器技术领域。该快闪存储器基于平面结构，其沟道的两端与n+源和漏之间，各有一个完全相同的沟槽，沟槽的正下方包括一部分的沟道和一部分的n+源或漏；沟道分为三个部分，沟道的两端各有一个与沟槽对应的非平面沟道，沟道的中间为平面沟道，在沟道的区域形成分裂槽栅结构；多晶硅控制栅和栅堆栈结构完全覆盖沟槽和沟道，多晶硅控制栅有两个与沟槽对应的突出部；n+源和漏的结深与沟槽的深度相同。本发明可以提高栅长的等比例缩小能力，并提高编程注入效率、减小编程功耗。本发明制备方法与常规平面NORM闪存的制备方法完全兼容。

公开(公告)号：CN1306617C

公开(公告)日：2007-03-21

申请号：CN200410009765.8

申请日：2004-11-10

Applicant: 北京大学

Inventor： 蔡一茂 ,  单晓楠 ,  周发龙 ,  黄如 ,  王阳元

IPC: H01L27/115 ,  H01L21/8247

Abstract: 本发明提供了一种闪存存储单元及其制备方法，属于非挥发性半导体存储器技术领域。与传统的闪存存储单元相比，本发明采用两层氮化硅作为浮栅，在横向和纵向上分别存储两位数据，实现了每个闪存存储单元能存储四位数据的功能，大大地增加了闪存的存储密度。在相同工艺条件下，存储密度是一般多晶硅浮栅闪存的4倍，是NROM闪存的2倍。工艺简单，和传统CMOS工艺兼容，也没有增加光刻次数，从而降低了存储成本。

公开(公告)号：CN1805146A

公开(公告)日：2006-07-19

申请号：CN200510127626.X

申请日：2005-12-06

Applicant: 北京大学

Inventor： 周发龙 ,  黄如 ,  蔡一茂 ,  张大成 ,  张兴 ,  王阳元

IPC: H01L27/115 ,  H01L21/8247

Abstract: 本发明提供了一种快闪存储器单元，是一种基于垂直沟道场效应晶体管结构的器件，其特征在于，硅台上方的n+掺杂区是源端，硅台两边的n+掺杂区都是漏端，硅台的两侧各有两个多晶硅栅，外侧的多晶硅栅为控制栅，里侧的多晶硅栅为浮栅，浮栅与沟道区、源区之间为隧穿氧化层，控制栅与沟道区、浮栅之间为阻挡氧化层。所述的硅台两边的n+漏端分开连接，形成共源端的两个存储单元。本发明还提供了上述器件的制备方法，其特征在于，同时采用等离子体耦合高选择比异性刻蚀技术与反应离子刻蚀同性刻蚀技术，自对准形成分裂栅浮栅结构，控制栅对应的沟道长度和浮栅对应的沟道长度都是通过刻蚀技术实现。

公开(公告)号：CN1794466A

公开(公告)日：2006-06-28

申请号：CN200510086933.8

申请日：2005-11-18

Applicant: 北京大学

Inventor： 周发龙 ,  黄如 ,  蔡一茂 ,  张大成 ,  张兴 ,  王阳元

IPC: H01L29/78 ,  H01L21/336

Abstract: 一种比较理想的新型的全耗尽垂直沟道双栅场效应晶体管，具有如下特点：是一种全耗尽的垂直沟道双栅结构；沟道长度和沟道硅膜厚度都能不依赖于光刻技术，这两个关键尺寸都可以被精确而均匀控制；而且可以在单位面积上实现两个并联的全耗尽垂直沟道双栅结构，从而增大器件的开态驱动电流。该结构在高集成度、低压低功耗的存储器和逻辑电路方面，具有很高的应用价值。本发明还提出了这种新型结构的制备方法，结合了三种工艺技术：替代栅技术、锗作牺牲层和锗的选择腐蚀、选择外延技术，在一个单元面积上形成两个全耗尽双栅垂直沟道器件，而且全耗尽双栅器件的两个关键尺寸，都可以得到精确控制，完全不依赖于光刻技术。

公开(公告)号：CN1716560A

公开(公告)日：2006-01-04

申请号：CN200410009282.8

申请日：2004-06-30

Applicant: 北京大学

Inventor： 周发龙 ,  黄如 ,  张兴 ,  田豫

IPC: H01L21/76 ,  H01L21/336 ,  H01L21/8238

Abstract: 本发明提供了一种硅台型垂直沟道场效应晶体管的隔离工艺，属于CMOS超大规模集成电路制造技术领域。其步骤包括：第一次刻蚀出有源区硅台之后，用氮化硅保护有源区硅台的表面和侧壁，然后再局部氧化场区完成隔离工艺，通过在后续的制备硅台型垂直沟道器件中刻蚀器件硅台时，将有源区与场区保持同样高度，使有源区和场区边缘不会形成台阶，消除有源区边缘的多晶硅侧墙，减小了硅台型垂直沟道器件的寄生栅电容，有效优化器件的直流特性和交流特性。

公开(公告)号：CN119364884A

公开(公告)日：2025-01-24

申请号：CN202411372588.3

申请日：2024-09-29

Applicant: 北京大学 ,  北京知识产权运营管理有限公司

Inventor： 吴恒 ,  葛延栋 ,  王润声 ,  黎明 ,  张丽杰 ,  周发龙 ,  黄如

IPC: H10F39/18

Abstract: 本申请提供一种半导体结构的制备方法、半导体结构、器件及设备，该半导体结构包括在第一方向上堆叠设置的第一半导体结构和第二半导体结构，第一半导体结构为互补金属氧化物半导体(CMOS)，第二半导体结构为CMOS图像传感器；该方法包括：在衬底上形成有源结构；有源结构包括第一有源结构和第二有源结构；基于第一有源结构，形成第一半导体结构；第一半导体结构包括第一极性的第一晶体管和第二极性的第二晶体管；倒片并减薄衬底，直至暴露第二有源结构；基于第二有源结构，形成第二半导体结构；第二半导体结构包括第一极性的第三晶体管和图像传感器单元；第三晶体管和图像传感器单元在第二方向上并排设置。

公开(公告)号：CN118571840A

公开(公告)日：2024-08-30

申请号：CN202410759412.7

申请日：2024-06-13

Applicant: 北京大学 ,  北京知识产权运营管理有限公司

Inventor： 吴恒 ,  孙嘉诚 ,  卢浩然 ,  王润声 ,  卜伟海 ,  周发龙 ,  黄如

IPC: H01L21/822 ,  H01L21/8234 ,  H01L27/06 ,  H01L27/088

Abstract: 本申请提供一种半导体结构的制备方法、半导体结构、器件及设备，该方法包括：在衬底上以第一方向依次堆叠设置第一鳍状结构、中间介质层和第二鳍状结构；在第二方向上，刻蚀所述中间介质层位于所述第一晶体管的第一栅极区域中的至少一部分，以暴露所述第一鳍状结构的第一表面的至少一部分；基于暴露后的第一鳍状结构，形成所述第一晶体管；倒片并去除所述衬底；在所述第二方向上，刻蚀所述中间介质层位于所述第二晶体管的第二栅极区域中的至少一部分，以暴露所述第二鳍状结构的第二表面的至少一部分；基于暴露后的第二鳍状结构，形成所述第二晶体管。通过本申请，可以有效提高半导体结构的电学性能。

公开(公告)号：CN100468780C

公开(公告)日：2009-03-11

申请号：CN200610012188.7

申请日：2006-06-09

Applicant: 北京大学

Inventor： 单晓楠 ,  黄如 ,  蔡一茂 ,  李炎 ,  周发龙

IPC: H01L29/788 ,  H01L29/43 ,  H01L21/336 ,  H01L21/28

Abstract: 本发明提供了一种NROM闪存存储单元，属于非挥发性半导体存储器技术领域。该存储单元是由控制栅、源漏区、隧穿氧化层、存储数据的氮化硅层以及阻止氧化层组成，在控制栅的不同区域注入不同类型杂质，靠近源端和漏端的控制栅注入N型杂质，形成N+多晶硅控制栅，中间的控制栅注入P型杂质，形成P+多晶硅控制栅。多晶硅控制栅中间P+区，功函数较高，所对应的阈值电压比较高，相对普通N+注入多晶硅闪存器件来说，这段区域加在栅叠层结构以及沟道的纵向电场比较低，提高了电子在这段沟道内的横向运动速度；多晶硅控制栅两端N+区域，功函数较低，对应阈值电压也比较低，和常规N+多晶硅栅相比较，加在这部分的纵向电场并没有降低，有利于电子的收集。

公开(公告)号：CN100468772C

公开(公告)日：2009-03-11

申请号：CN200510086933.8

申请日：2005-11-18

Applicant: 北京大学

Inventor： 周发龙 ,  黄如 ,  蔡一茂 ,  张大成 ,  张兴 ,  王阳元

IPC: H01L29/78 ,  H01L21/336

Abstract: 一种比较理想的新型的全耗尽垂直沟道双栅场效应晶体管，具有如下特点：是一种全耗尽的垂直沟道双栅结构；沟道长度和沟道硅膜厚度都能不依赖于光刻技术，这两个关键尺寸都可以被精确而均匀控制；而且可以在单位面积上实现两个并联的全耗尽垂直沟道双栅结构，从而增大器件的开态驱动电流。该结构在高集成度、低压低功耗的存储器和逻辑电路方面，具有很高的应用价值。本发明还提出了这种新型结构的制备方法，结合了三种工艺技术：替代栅技术、锗作牺牲层和锗的选择腐蚀、选择外延技术，在一个单元面积上形成两个全耗尽双栅垂直沟道器件，而且全耗尽双栅器件的两个关键尺寸，都可以得到精确控制，完全不依赖于光刻技术。