公开(公告)号：CN107112201B

公开(公告)日：2020-07-28

申请号：CN201580073159.9

申请日：2015-12-07

Applicant: 住友电气工业株式会社

Inventor： 藤原新也 ,  樋口恭明

IPC: H01L21/02 ,  B24B37/08 ,  B24B37/10 ,  C30B33/00 ,  H01L21/20 ,  H01L21/304 ,  H01L21/66

Abstract: 提供了磷化铟衬底、检查磷化铟衬底的方法和制造磷化铟衬底的方法，通过该制造磷化铟衬底的方法，致使所述衬底上生长的外延膜优异地均匀，由此允许提高使用该外延膜形成的外延晶片的PL特性和电特性的改进。磷化铟衬底具有第一主表面和第二主表面。该磷化铟衬底在第一主表面上的中心位置处具有表面粗糙度Ra1而在四个位置处具有表面粗糙度Ra2、Ra3、Ra4和Ra5，这四个位置沿着第一主表面的外边缘等距地布置并且位于从外边缘向内5mm的距离处。表面粗糙度Ra1、Ra2、Ra3、Ra4和Ra5的平均值m1是0.5nm或更小，并且表面粗糙度Ra1、Ra2、Ra3、Ra4和Ra5的标准偏差σ1是0.2nm或更小。

公开(公告)号：CN110114518A

公开(公告)日：2019-08-09

申请号：CN201780080692.7

申请日：2017-05-26

Applicant: 住友电气工业株式会社

Inventor： 藤原新也 ,  樋口恭明

IPC: C30B29/38 ,  H01L21/304 ,  H01L21/306

Abstract: 本发明公开了一种具有第一表面的GaAs衬底。存在于所述第一表面中的长径0.16μm以上的粒子在每cm2所述第一表面中的数量和存在于第二表面中的长径0.16μm以上的损伤在每cm2第二表面中的数量的总和为小于或等于2.1，所述第二表面通过在深度方向上腐蚀所述第一表面0.5μm而形成。

公开(公告)号：CN103460349B

公开(公告)日：2016-11-23

申请号：CN201280014248.2

申请日：2012-05-09

Applicant: 住友电气工业株式会社

Inventor： 宫原贤一 ,  西浦隆幸 ,  坪仓光隆 ,  藤原新也

IPC: H01L21/304

CPC classification number: H01L21/02052 ,  H01L29/20 ,  H01L29/66462 ,  H01L29/7787

Abstract: 本发明的目的在于提供化合物半导体衬底及其表面处理方法，其中，即使在将处理过的衬底长时间储存之后，也不会出现电阻值异常。即使将所述化合物半导体衬底长时间储存且然后在其上形成外延膜，也不会出现电特性异常。根据本发明的半导体衬底为如下化合物半导体衬底，其至少一个主表面被镜面抛光，所述镜面抛光的表面被含有氢(H)、碳(C)和氧(O)的有机物质覆盖；或者如下化合物半导体衬底，其至少一个主表面被镜面抛光，其中，在550℃的生长温度下生长的外延膜与所述化合物半导体衬底之间的界面处的硅(Si)峰值浓度为2×1017cm‑3以下。

公开(公告)号：CN103348453A

公开(公告)日：2013-10-09

申请号：CN201280007003.7

申请日：2012-04-04

Applicant: 住友电气工业株式会社

Inventor： 藤原新也 ,  藤永利裕 ,  杉本胜俊

IPC: H01L21/304 ,  B24B27/06 ,  B28D5/04 ,  C30B29/40

CPC classification number: B28D5/045 ,  B23D57/0046 ,  C30B11/00 ,  C30B29/42

Abstract: 提供一种可低成本地由使用水平舟法形成的晶锭获得足够薄的化合物半导体基板的化合物半导体单晶基板的制造方法及该化合物半导体单晶基板。化合物半导体单晶基板的制造方法具有以下步骤：准备由化合物半导体构成的单晶晶锭(1)的步骤，该化合物半导体使用水平舟法在(111)方向上形成；由夹具固定该晶锭(1)的步骤；以及对由夹具固定的晶锭(1)，使用线锯以(100)±7°或(511)±7°的面取向，在将线锯的锯线(7)在(01-1)方向往复进给的同时使由夹具固定的晶锭(1)在和锯线(7)的往复方向正交的方向上上升，使用锯线(7)进行切片的步骤。