-
公开(公告)号:CN107615492B
公开(公告)日:2020-09-29
申请号:CN201680030119.0
申请日:2016-04-05
IPC: H01L29/78 , H01L21/20 , H01L21/265 , H01L21/336 , H01L29/06 , H01L29/12
Abstract: 半导体装置具有:基板(1),其包括外周区域和具有半导体元件的单元区域;以及所述基板上的漂移层(2)。半导体元件具备基极区域(3)、源极区域(4)、沟槽栅构造、比栅极沟槽深的深层(5)、源极电极(11)、以及漏极电极(12)。外周区域具有使所述漂移层露出的凹部(20)、以及保护环层(21),保护环层具有在露出了的所述漂移层的表面包围所述单元区域的多个框形状的保护环沟槽(21c)、以及配置于保护环沟槽内的第1保护环(21a)。所述深沟槽的宽度和所述保护环沟槽的宽度。
-
公开(公告)号:CN109417089A
公开(公告)日:2019-03-01
申请号:CN201780041585.3
申请日:2017-06-29
IPC: H01L29/06 , H01L29/12 , H01L29/47 , H01L29/78 , H01L29/861 , H01L29/868 , H01L29/872
Abstract: 与相邻的p型保护环(21)彼此的间隔对应地设定p型保护环(21)的宽度,使得p型保护环(21)彼此的间隔越大则宽度越大。另外,使框状部(32)的宽度基本上与p型深层(5)的宽度相等,并使框状部(32)彼此的间隔与p型深层(5)彼此的间隔相等。由此,能够在单元部、连接部以及保护环部减小每单位面积的沟槽(5a、21a、30a)的形成面积的差。因此,在形成p型层(50)时,进入每单位面积的沟槽(5a、21a、30a)内的p型层(50)的量的差也变小,能够使p型层(50)的厚度均匀化。
-
公开(公告)号:CN104247026A
公开(公告)日:2014-12-24
申请号:CN201380020079.8
申请日:2013-04-17
IPC: H01L29/78 , H01L21/336 , H01L29/12
CPC classification number: H01L29/4236 , H01L21/044 , H01L21/0465 , H01L21/26513 , H01L21/3065 , H01L21/324 , H01L29/0623 , H01L29/1095 , H01L29/1608 , H01L29/42368 , H01L29/66068 , H01L29/66734 , H01L29/7813
Abstract: 在碳化硅半导体装置中,在沟槽(6)的底部的角部设有p型的SiC层(7)。由此,在MOSFET截止时即使在漏极-栅极间施加电场,p型的SiC层(7)与n-型漂移层(2)之间的PN结部的耗尽层也向n-型漂移层(2)侧较大地延伸,由漏极电压的影响引起的高电压难以进入栅极绝缘膜(8)。因此,能够缓和栅极绝缘膜(8)内的电场集中,能够防止栅极绝缘膜(8)被破坏。该情况下,有时p型的SiC层(7)为浮置状态,但p型的SiC层(7)仅形成在沟槽(6)的底部的角部,与形成在沟槽(6)的整个底部区域的构造相比,形成范围较窄。因此,开关特性的劣化也较小。
-
公开(公告)号:CN109417089B
公开(公告)日:2021-09-28
申请号:CN201780041585.3
申请日:2017-06-29
IPC: H01L29/06 , H01L29/12 , H01L29/47 , H01L29/78 , H01L29/861 , H01L29/868 , H01L29/872
Abstract: 与相邻的p型保护环(21)彼此的间隔对应地设定p型保护环(21)的宽度,使得p型保护环(21)彼此的间隔越大则宽度越大。另外,使框状部(32)的宽度基本上与p型深层(5)的宽度相等,并使框状部(32)彼此的间隔与p型深层(5)彼此的间隔相等。由此,能够在单元部、连接部以及保护环部减小每单位面积的沟槽(5a、21a、30a)的形成面积的差。因此,在形成p型层(50)时,进入每单位面积的沟槽(5a、21a、30a)内的p型层(50)的量的差也变小,能够使p型层(50)的厚度均匀化。
-
公开(公告)号:CN106558502B
公开(公告)日:2019-11-08
申请号:CN201610847101.1
申请日:2016-09-23
Applicant: 丰田自动车株式会社
IPC: H01L21/336 , H01L21/265 , H01L29/78
Abstract: 本发明涉及绝缘栅型开关元件及其制造方法,并提供在具有连接区域的绝缘栅型开关元件中抑制栅极阈值的偏差的技术。在绝缘栅型开关元件的制造方法中,在半导体基板上形成具有第一部分和第二部分的栅极沟槽,第一部分在第一方向上具有第一宽度,第二部分在第一方向上具有与第一宽度相比较宽的第二宽度。在倾斜注入工序中,以绕与第一方向正交的轴倾斜的照射角度照射第二导电型杂质。第一宽度、第二宽度及照射角度被设定为,在第一部分的第一侧面上抑制向与第二半导体区的下端的位置相比靠下侧的注入,并且在第二部分的第二侧面上向与第二半导体区的下端的位置相比靠下侧进行注入。通过向第二侧面的注入而形成对体区与底部区域进行连接的连接区域。
-
公开(公告)号:CN110226233A
公开(公告)日:2019-09-10
申请号:CN201880006962.4
申请日:2018-01-17
IPC: H01L29/78 , H01L21/336 , H01L29/06 , H01L29/12
Abstract: 使得从相对于半导体衬底的表面的法线方向观察时小平面(F)不与沟槽栅构造的前端重叠。由此,用来形成沟槽栅构造的沟槽(6)的底面的深度变得均匀,能够以在底面没有凹凸的状态形成栅极绝缘膜(7),所以能够使栅极绝缘膜(7)的膜厚成为一定。因而,能够将p型深层(5)及p型深层(30)形成到较深的位置,并且能够得到栅极绝缘膜(7)的耐压。
-
公开(公告)号:CN110050349A
公开(公告)日:2019-07-23
申请号:CN201780075779.5
申请日:2017-12-12
Abstract: 在保护环部中,通过在n-型漂移层(2)的表层部形成电场缓和用的电场缓和层(40),从而抑制电场进入p型保护环(21)之间。由此,电场集中得到缓和,由电场集中引起的层间绝缘膜(10)的击穿得到抑制,能够抑制耐压下降。因此,能够制成可得到所期望的耐压的SiC半导体装置。
-
公开(公告)号:CN109417088A
公开(公告)日:2019-03-01
申请号:CN201780041566.0
申请日:2017-06-29
IPC: H01L29/06 , H01L29/12 , H01L29/47 , H01L29/78 , H01L29/861 , H01L29/868 , H01L29/872
Abstract: 关于框状部(32)及p型保护环(21)中的单元部侧与其他部分相比间隔窄,将使间隔变窄的部分设为点线部(211、322)。这样,使框状部(32)及p型保护环(21)中的单元部侧的间隔变窄,从而将单元部侧的电场集中缓和,使得等电位线更朝向外周侧。此外,通过设置点线部(211、322),在单元部、连接部及保护环部,减少每单位面积的沟槽的形成面积的差,使形成在单元部、连接部及保护环部之上的p型层的厚度均匀化。由此,当将p型层进行回蚀时,能够抑制p型层作为残渣残留在保护环部。
-
公开(公告)号:CN104380442B
公开(公告)日:2017-05-31
申请号:CN201380031331.5
申请日:2013-06-06
IPC: H01L21/336 , H01L29/06 , H01L29/12 , H01L29/78
CPC classification number: H01L29/66068 , H01L21/02529 , H01L21/0455 , H01L21/0475 , H01L21/049 , H01L21/3065 , H01L29/045 , H01L29/0619 , H01L29/0623 , H01L29/0661 , H01L29/0696 , H01L29/1095 , H01L29/1608 , H01L29/4236 , H01L29/66348 , H01L29/66734 , H01L29/7397 , H01L29/7811 , H01L29/7813 , H01L29/7827
Abstract: 在SiC半导体装置的制造方法中,通过外延生长在沟槽(6)内形成p型层(31)之后,通过氢蚀刻,将p型层(31)仅保留在沟槽(6)的底部及两末端部,从而形成p型SiC层(7)。即,去除p型层(31)中形成在沟槽(6)的侧面的部分。由此,能够不通过倾斜离子注入来形成p型SiC层(7)。因此,不需要另行进行倾斜离子注入,因此能够抑制移动离子注入装置等制造工序变得麻烦的情况,能够抑制制造成本。此外,还没有离子注入引起的缺陷损坏,因此能够抑制漏极泄漏,能够切实地防止在沟槽(6)的侧面残留p型SiC层(7)。因此,能够制造能够同时实现高耐压和高开关速度的SiC半导体装置。
-
公开(公告)号:CN104380471A
公开(公告)日:2015-02-25
申请号:CN201380031045.9
申请日:2013-06-06
IPC: H01L29/78 , H01L21/28 , H01L21/336 , H01L27/04 , H01L29/06 , H01L29/12 , H01L29/47 , H01L29/861 , H01L29/868 , H01L29/872
CPC classification number: H01L29/7811 , H01L21/046 , H01L21/0475 , H01L21/30604 , H01L21/308 , H01L21/761 , H01L21/8213 , H01L29/0615 , H01L29/063 , H01L29/0634 , H01L29/0661 , H01L29/0696 , H01L29/0878 , H01L29/1095 , H01L29/157 , H01L29/158 , H01L29/1608 , H01L29/41766 , H01L29/4236 , H01L29/66068 , H01L29/66727 , H01L29/66734 , H01L29/7806 , H01L29/7813 , H01L29/861 , H01L29/872
Abstract: SiC半导体装置具备以埋入沟槽(5a)内的方式具有低浓度区域(5b)和高浓度区域(5c)的p型区域(5),该沟槽(5a)形成在单元区域中,由低浓度区域(5b)构成p型柱,并且由高浓度区域(5c)构成p+型深层。由此,能够由基于低浓度区域(5b)的p型柱和基于n型漂移层(2)的n型柱构成SJ构造,所以实现了导通电阻的降低。此外,通过基于高浓度区域(5c)的p+型深层在截止时阻断漏极电位,所以能够缓和对栅极绝缘膜(8)施加的电场,能够防止栅极绝缘膜(8)被破坏。因此,SiC半导体装置能够实现降低导通电阻和防止栅极绝缘膜(8)破坏这双方。
-
-
-
-
-
-
-
-
-