-
公开(公告)号:CN107919383B
公开(公告)日:2020-01-31
申请号:CN201710887817.9
申请日:2017-09-27
Abstract: 本发明提供一种开关元件,抑制在连接区域产生的电场。开关元件具备:半导体基板;沟槽,设于半导体基板的上表面;栅极绝缘层,覆盖沟槽的内表面;以及栅电极,配置于沟槽内,并且通过栅极绝缘层而与半导体基板绝缘。半导体基板具备:第一导电型的第一半导体区域,与栅极绝缘层接触;第二导电型的体区域,在第一半导体区域的下侧与栅极绝缘层接触;第一导电型的第二半导体区域,在体区域的下侧与栅极绝缘层接触;第二导电型的底部区域,在沟槽的底面与栅极绝缘层接触;以及第二导电型的连接区域,在沟槽的侧面与栅极绝缘层接触,并且将体区域与底部区域连接。连接区域的厚度比底部区域的厚度厚。
-
公开(公告)号:CN110226233A
公开(公告)日:2019-09-10
申请号:CN201880006962.4
申请日:2018-01-17
IPC: H01L29/78 , H01L21/336 , H01L29/06 , H01L29/12
Abstract: 使得从相对于半导体衬底的表面的法线方向观察时小平面(F)不与沟槽栅构造的前端重叠。由此,用来形成沟槽栅构造的沟槽(6)的底面的深度变得均匀,能够以在底面没有凹凸的状态形成栅极绝缘膜(7),所以能够使栅极绝缘膜(7)的膜厚成为一定。因而,能够将p型深层(5)及p型深层(30)形成到较深的位置,并且能够得到栅极绝缘膜(7)的耐压。
-
公开(公告)号:CN110050349A
公开(公告)日:2019-07-23
申请号:CN201780075779.5
申请日:2017-12-12
Abstract: 在保护环部中,通过在n-型漂移层(2)的表层部形成电场缓和用的电场缓和层(40),从而抑制电场进入p型保护环(21)之间。由此,电场集中得到缓和,由电场集中引起的层间绝缘膜(10)的击穿得到抑制,能够抑制耐压下降。因此,能够制成可得到所期望的耐压的SiC半导体装置。
-
公开(公告)号:CN104919594B
公开(公告)日:2017-10-27
申请号:CN201480004973.0
申请日:2014-01-09
IPC: H01L29/66
CPC classification number: H01L29/66348 , H01L29/0619 , H01L29/0847 , H01L29/0865 , H01L29/0869 , H01L29/1095 , H01L29/1602 , H01L29/1608 , H01L29/2003 , H01L29/41766 , H01L29/66045 , H01L29/66068 , H01L29/66333 , H01L29/66727 , H01L29/66734 , H01L29/7395 , H01L29/7397 , H01L29/7802 , H01L29/7811 , H01L29/7813
Abstract: 一种制造半导体器件的方法,包括:在漂移层的第一区域中形成第一沟槽,该漂移层具有包括第一区域和第二区域的表面;在形成第一沟槽之后,在漂移层的表面上生长p型基极层的晶体;以及在基极层的表面上生长n型源极层的晶体。漂移层的材料、基极层的材料和源极层的材料是宽带隙半导体。
-
公开(公告)号:CN106415843A
公开(公告)日:2017-02-15
申请号:CN201480069430.7
申请日:2014-12-22
CPC classification number: H01L29/7397 , H01L29/0615 , H01L29/0619 , H01L29/0623 , H01L29/063 , H01L29/1095 , H01L29/1608 , H01L29/7802 , H01L29/7811 , H01L29/7813
Abstract: 本发明所要解决的问题是提高半导体装置2的外围区6的耐压。在半导体基板的表面上的位置处在外围区6中形成有resurf层32和保护环30。保护环30比resurf层32形成得更深,当保护环30较浅且resurf层32的杂质浓度低时,resurf层32的深部的电位分布变得不稳定,因此resurf层32不能充分地显现出提高耐压的效果。当保护环30深时,保护环30的杂质浓度高,resurf层32的深部处的电位分布由保护环调节,并且resurf层32充分地显现出提高耐压的效果。
-
公开(公告)号:CN102376709B
公开(公告)日:2015-04-01
申请号:CN201110241326.X
申请日:2011-08-17
IPC: H01L27/06 , H01L29/06 , H01L29/10 , H01L29/861 , H01L29/739
CPC classification number: H01L29/1095 , H01L29/0696 , H01L29/407 , H01L29/7397 , H01L29/8613
Abstract: 在一种半导体器件中,IGBT单元(10)包括穿过半导体衬底(32)的基底层(31)到达半导体衬底(32)的漂移层(30)的沟槽(35),沟槽(35)内表面上的栅极绝缘膜(36),栅极绝缘膜(36)上的栅极电极(37a),基底层(31)表面部分中的第一导电类型的发射极区(38),以及基底层(31)表面部分中第二导电类型的第一接触区(39)。IGBT单元还包括设置于基底层(31)之内的第一导电类型的浮置层(40),以将基底层(31)分成包括发射极区(38)和第一接触区(39)的第一部分以及与漂移层(30)相邻的第二部分,以及被设置成覆盖栅极电极(37a)的末端的层间绝缘膜(41)。二极管单元(20)包括基底层(31)的表面部分中的第二导电类型的第二接触区(42)。
-
公开(公告)号:CN107004725B
公开(公告)日:2019-07-05
申请号:CN201580068085.X
申请日:2015-10-19
IPC: H01L29/872 , H01L21/329 , H01L29/06 , H01L29/47
CPC classification number: H01L29/0623 , H01L21/0465 , H01L21/761 , H01L29/0619 , H01L29/0692 , H01L29/1608 , H01L29/6606 , H01L29/872
Abstract: SBD具备与阳极电极接触的p型接触区和与阳极电极肖特基接触的n型漂移区。p型接触区具备:第一p型区域,其具有角部;第二p型区域,其与角部连接;边缘填充部,其被配置在第一p型区域与第二p型区域的连接部处。在将第一p型区域的轮廓的向连接部侧延长的延长线设为第一延长线,并将第二p型区域的轮廓的向所述连接部侧延长的延长线设为第二延长线时,第一延长线与第二延长线以锐角交叉。边缘填充部填充被形成在第一延长线与第二延长线之间的锐角边缘。
-
公开(公告)号:CN105593996B
公开(公告)日:2019-01-08
申请号:CN201480054234.2
申请日:2014-09-15
Abstract: 碳化硅半导体装置,具有衬底(1)、漂移层(2)、电流分散层(3)、基体区域(4)、源区(5)、沟槽(7)、栅绝缘膜(8)、栅电极(9)、源电极(12)、漏电极(14)和底层(10)。上述电流分散层形成在上述漂移层之上,并且,与上述漂移层相比第1导电型杂质浓度较高。上述底层具有第2导电型,配置在比上述基体区域靠下方,将上述沟槽的底部的角部包含在内而覆盖上述沟槽的底部,并被设置为上述电流分散层以上的深度。
-
公开(公告)号:CN109075197A
公开(公告)日:2018-12-21
申请号:CN201680082528.5
申请日:2016-12-26
IPC: H01L29/78 , H01L29/739 , H01L29/06
Abstract: 提供了一种沟槽栅半导体开关元件。所述元件的半导体衬底包括:第二导电类型底部区,其与所述沟槽的底表面处的所述栅极绝缘层接触;以及第一导电类型第二半导体区,其从与所述体区的下表面接触的位置延伸到与所述底部区的下表面接触的位置。所述底部区包括:第一底部区,其与位于所述沟槽的纵向上的端部处的所述底表面的第一范围中的所述栅极绝缘层接触,并且从所述底表面延伸到第一位置;以及第二底部区,其与在邻近所述第一范围的第二范围中的所述栅极绝缘层接触,并且从所述底表面延伸到比所述第一位置更低的第二位置。
-
公开(公告)号:CN107996003A
公开(公告)日:2018-05-04
申请号:CN201680033066.8
申请日:2016-06-03
Abstract: 提供了一种制造绝缘栅开关器件的方法。所述方法包括:在第一SiC半导体层的表面中形成第一沟槽;将p型杂质注入到所述第一沟槽的底表面中;在所述第一沟槽的内表面上沉积第二SiC半导体层以形成第二沟槽;以及形成栅极绝缘层、栅电极、第一区域和体区域,使得栅极绝缘层覆盖第二沟槽的内表面,栅电极位于第二沟槽中,第一区域为n型并与栅极绝缘层接触,体区域为p型,与注入区域分离,并且在第一区域下方与栅极绝缘层接触。
-
-
-
-
-
-
-
-
-