-
公开(公告)号：CN110459473B
公开(公告)日：2023-06-06
申请号：CN201910328277.X
申请日：2019-04-23
Applicant: 丰田合成株式会社
IPC: H01L21/336 , H01L29/78 , H01L29/10
Abstract: 本发明的半导体装置及其制造方法能够抑制在沟槽的侧面部分产生因离子注入引起的损伤。半导体装置的制造方法包括：在第一n型半导体层层叠p型半导体层的层叠工序；在从p型半导体层的表面中的形成有槽部的位置分离的位置离子注入n型杂质或者p型杂质的离子注入工序；通过热处理，形成使被离子注入的杂质活化的注入区域，且使p型半导体层所包含的p型杂质扩散至位于注入区域的下方的第一n型半导体层，从而形成p型杂质扩散区域的热处理工序；贯通p型半导体层形成底部位于第一n型半导体层内的槽部的槽部形成工序；以及在槽部的表面隔着绝缘膜形成第一电极的第一电极形成工序。
-
公开(公告)号：CN108574001B
公开(公告)日：2021-02-19
申请号：CN201810193710.9
申请日：2018-03-09
Applicant: 丰田合成株式会社
Abstract: 本发明提供提高半导体装置的耐压并抑制漏极‑源极间的电容变高的技术。具有沟槽栅极结构的半导体装置具备第一n型半导体层、p型半导体层、沟槽、绝缘膜、栅极电极、源极电极以及漏极电极，第一n型半导体层具备含有p型杂质比含有n型杂质多的p型杂质含有区域，p型杂质含有区域与p型半导体层接触，在从n型半导体层与p型半导体层的层叠方向观察时，p型杂质含有区域位于不与源极电极的至少一部分重叠的位置且位于与沟槽的底面外周重叠的位置。
-
Patent Agency Ranking
公开(公告)号：CN105448694B
公开(公告)日：2018-10-02
申请号：CN201510608643.9
申请日：2015-09-22
Applicant: 丰田合成株式会社
IPC: H01L21/28
Abstract: 本发明提供半导体装置及其制造方法。形成能够抑制由干式蚀刻引起的接触电阻的增大的电极。半导体装置的制造方法具备：在半导体层上形成层叠了多个电极层的电极的层叠工序；和对电极进行热处理的热处理工序，层叠工序包含：作为多个电极层中的一个，形成主要由铝(Al)构成的第一电极层的工序；作为多个电极层中的一个，在第一电极层上形成主要由具有比铝(Al)高的熔点且在450℃以上的温度下与铝(Al)发生反应的导电性材料构成的第二电极层的工序；以及作为多个电极层中距离半导体层最远的电极层，在第二电极层上形成主要由钯(Pd)构成的第三电极层的工序。
-
公开(公告)号：CN104716175B
公开(公告)日：2018-02-23
申请号：CN201410746557.X
申请日：2014-12-09
Applicant: 丰田合成株式会社
IPC: H01L29/778 , H01L21/335 , H01L29/06 , H01L29/10
CPC classification number: H01L21/30621 , H01L21/3245
Abstract: 本发明提供一种半导体装置及其制造方法。提高P型半导体层的电气特性。半导体装置的制造方法是在P型半导体层上具备N型半导体层的半导体装置的制造方法，该半导体装置的制造方法具备：干式蚀刻工序，在该工序中，通过干式蚀刻沿厚度方向贯通上述N型半导体层，来使P型半导体层的厚度方向的面露出；和加热工序，在该工序中，在上述干式蚀刻工序后，在含有氧的气氛中，对上述P型半导体层进行加热。
-
公开(公告)号：CN107393833A
公开(公告)日：2017-11-24
申请号：CN201710157075.4
申请日：2017-03-16
Applicant: 丰田合成株式会社
IPC: H01L21/425 , H01L29/36 , H01L29/20 , H01L29/423
Abstract: 本发明提供一种不进行p型杂质的离子注入，便抑制电场集中在沟槽底面的外周附近的技术。是具有沟槽栅结构的半导体装置的制造方法,其中，在n型半导体区域形成工序中，在位于n型半导体区域的下方的n型半导体层的至少一部分，形成p型半导体层所包含的p型杂质扩散的p型杂质扩散区域。
-
公开(公告)号：CN107180860A
公开(公告)日：2017-09-19
申请号：CN201710131034.8
申请日：2017-03-07
Applicant: 丰田合成株式会社
Abstract: 本发明提供一种减少制造时的繁琐度的技术。本发明的半导体装置具备：由含有镓的氮化物半导体形成的n型半导体区域、与上述n型半导体区域相接且由上述氮化物半导体形成的p型半导体区域、与上述n型半导体区域欧姆接触的第1电极、与上述p型半导体区域欧姆接触的第2电极，其中，上述第1电极和上述第2电极主要由相同的金属形成，上述相同的金属是选自钯、镍、铂中的至少一个金属，上述n型半导体区域的p型杂质浓度和上述p型半导体区域的p型杂质浓度实质上相同，上述n型半导体区域中，n型杂质浓度与p型杂质浓度之差为1.0×1019cm‑3以上。
-
公开(公告)号：CN104716175A
公开(公告)日：2015-06-17
申请号：CN201410746557.X
申请日：2014-12-09
Applicant: 丰田合成株式会社
IPC: H01L29/778 , H01L21/335 , H01L29/06 , H01L29/10
CPC classification number: H01L21/30621 , H01L21/3245
Abstract: 本发明提供一种半导体装置及其制造方法。提高P型半导体层的电气特性。半导体装置的制造方法是在P型半导体层上具备N型半导体层的半导体装置的制造方法，该半导体装置的制造方法具备：干式蚀刻工序，在该工序中，通过干式蚀刻沿厚度方向贯通上述N型半导体层，来使P型半导体层的厚度方向的面露出；和加热工序，在该工序中，在上述干式蚀刻工序后，在含有氧的气氛中，对上述P型半导体层进行加热。
-
-
-
-
-
-
Search Results
17
records
(took 0.021 seconds)
