-
公开(公告)号：CN103367285A
公开(公告)日：2013-10-23
申请号：CN201310317725.9
申请日：2013-07-26
Applicant: 中国科学院微电子研究所
IPC: H01L23/48 , H01L21/768
Abstract: 本发明涉及一种2.5D或3D封装中用于interposer转接板的TSV制作方法。该方法的特征在于，TSV结构是通过双面刻蚀和双面填充而形成。本发明中揭示的方法可用于形成高深宽比或超高深宽比的TSV结构。从而解决高深宽比或超高深宽比TSV结构在形成工艺、设备、成品率以及可靠性方面的种种限制。相应的，本发明还提供了一种TSV通孔结构。
-
公开(公告)号：CN102496579A
公开(公告)日：2012-06-13
申请号：CN201110427183.1
申请日：2011-12-19
Applicant: 中国科学院微电子研究所
IPC: H01L21/48
Abstract: 本发明公开一种完全绝缘、工艺简单的在含有TSV的转接板上制作金属再布线层时实现电绝缘的方法，首先采用湿法刻蚀的方式用碱性腐蚀溶液反向刻蚀硅基底，在TSV周围形成沟槽，选用碱性腐蚀溶液既可以刻蚀硅基底又能避免TSV中金属材料的腐蚀。然后在沟槽内制作绝缘材料，再在绝缘材料上方制作金属再布线层，完成金属化步骤，避免了开小孔方式，解决了可靠性差的问题，又实现了制作金属再布线层时的电绝缘。
-
公开(公告)号：CN102420200A
公开(公告)日：2012-04-18
申请号：CN201110362333.5
申请日：2011-11-15
Applicant: 中国科学院微电子研究所
IPC: H01L23/48 , H01L21/768
Abstract: 本发明公开了一种具有金属垂直互连结构的转接板及其制作方法，该转接板包括基板、钝化层、金属凸点结构和金属互连线，其中钝化层形成在该基板的下表面，金属凸点结构成在该钝化层的下表面。金属凸点结构包括一个焊盘和一个金属凸点，焊盘埋于钝化层的内部，在焊盘的下表面上形成该金属凸点，金属凸点的一部分埋于钝化层的内部，另一部分露出于钝化层的下表面；金属互连线从基板的上表面延伸到下表面，贯穿整个基板，并穿过钝化层和焊盘，直至金属凸点的内部，以便所述金属凸点通过该金属互连线与基板上方的器件进行电性互连。本发明的工艺简单，成本低，具有非常高的制孔良率，从而解决了金属垂直互连结构填孔成本高和工艺复杂等问题。
-
公开(公告)号：CN119133139B
公开(公告)日：2025-03-07
申请号：CN202411604387.1
申请日：2024-11-12
Applicant: 甬矽半导体(宁波)有限公司 , 中国科学院微电子研究所
IPC: H01L23/498 , H01L21/60
Abstract: 本申请提供的一种高密度衬底叠层封装结构和封装方法，涉及半导体封装技术领域。该高密度衬底叠层封装结构包括第一芯片、导电线弧、第一塑封体和第一介质层。第一芯片具有第一焊盘。导电线弧的两端连接于同一第一焊盘。第一塑封体包覆第一芯片；第一介质层内设有与导电线弧电连接的第一布线层。第一介质层覆盖在第一塑封体靠近第一焊盘的一侧。第一介质层表面设有与第一布线层电连接的第一凸点。可减小研磨过程中芯片受到的剪切力，防止芯片受损或出现隐裂。
-
公开(公告)号：CN119133139A
公开(公告)日：2024-12-13
申请号：CN202411604387.1
申请日：2024-11-12
Applicant: 甬矽半导体(宁波)有限公司 , 中国科学院微电子研究所
IPC: H01L23/498 , H01L21/60
Abstract: 本申请提供的一种高密度衬底叠层封装结构和封装方法，涉及半导体封装技术领域。该高密度衬底叠层封装结构包括第一芯片、导电线弧、第一塑封体和第一介质层。第一芯片具有第一焊盘。导电线弧的两端连接于同一第一焊盘。第一塑封体包覆第一芯片；第一介质层内设有与导电线弧电连接的第一布线层。第一介质层覆盖在第一塑封体靠近第一焊盘的一侧。第一介质层表面设有与第一布线层电连接的第一凸点。可减小研磨过程中芯片受到的剪切力，防止芯片受损或出现隐裂。
-
Patent Agency Ranking
公开(公告)号：CN116504647A
公开(公告)日：2023-07-28
申请号：CN202210059782.0
申请日：2022-01-19
Applicant: 中国科学院微电子研究所
IPC: H01L21/50 , H01L21/60 , H01L21/78 , H01L21/683
Abstract: 本发明公开了一种多层芯片至晶圆的混合键合方法及三维堆叠器件，属于半导体封装技术领域，解决了现有技术中无法采用完整成熟的方法实现多层芯片至晶圆直接混合键合的问题。该方法为在待划片晶圆涂覆保护胶层；在涂胶晶圆的反面分别贴承载膜和支撑环；对贴膜晶圆进行一次划片；去除划片芯片的正面的保护胶层；对目标晶圆的正面和其中一个待激活芯片的正面进行等离子激活；对激活芯片的背面和承载膜进行解键合；将其中一个去膜芯片的正面与激活目标晶圆的正面进行倒装预键合；重复进行多层芯片的堆叠；待处理器件依次进行退火和二次划片。本发明的多层芯片至晶圆的混合键合方法可实现多层芯片至晶圆直接混合键合。
-
公开(公告)号：CN115841954A
公开(公告)日：2023-03-24
申请号：CN202111107807.1
申请日：2021-09-22
Applicant: 中国科学院微电子研究所
IPC: H01L21/50 , H01L21/60 , H01L21/78 , H01L21/683
Abstract: 本发明公开了一种三维堆叠集成器件及其直接混合键合工艺，属于半导体封装技术领域，解决了现有技术中无法采用完整成熟的工艺流程实现芯片至晶圆直接混合键合的问题。该工艺为在待划片晶圆正面涂覆保护胶层，加热固化；对待划片晶圆进行一次划片；对划片晶圆反面进行减薄，在减薄后的划片晶圆反面贴承载膜，清洗去除保护胶层；对待激活芯片以及目标晶圆进行等离子激活；对激活芯片和承载膜进行减键合，将激活芯片正面与激活目标晶圆正面进行倒装预键合，得到待处理器件；对待处理器件依次进行退火和二次划片，得到三维堆叠集成器件。本发明的三维堆叠集成器件及其直接混合键合工艺可实现芯片至晶圆直接混合键合。
-
公开(公告)号：CN109888456B
公开(公告)日：2020-09-25
申请号：CN201910147581.4
申请日：2019-02-27
Applicant: 中国科学院微电子研究所
Abstract: 本发明提供了一种硅基喇叭封装天线系统集成结构及其制备方法。该硅基喇叭封装天线系统集成结构包括第一硅基板结构、第二硅基板结构、键合层和至少一个芯片，第一硅基板结构中第一重布线层设置于第一硅基板的一侧，导电通道贯穿第一硅基板并与第一重布线层连接；第二硅基板结构中的第二重布线层位于第二硅基板靠近第一硅基板的一侧，喇叭口结构具有朝远离第一硅基板一侧开口的喇叭口，喇叭口贯穿第二硅基板，且喇叭口结构还具有位于喇叭口中并覆盖第二硅基板的导电层，导电层与第二重布线层连接；键合层设置于第一硅基板结构与第二硅基板结构之间，并分别与第一重布线层和第二重布线层连接；各芯片与第一重布线层或第二重布线层连接。
-
公开(公告)号：CN109671698A
公开(公告)日：2019-04-23
申请号：CN201811409091.9
申请日：2018-11-23
Applicant: 中国科学院微电子研究所
Inventor： 戴风伟
IPC: H01L23/532 , H01L21/768
Abstract: 本发明提供了一种重布线层结构及其制备方法。该重布线层结构包括顺序层叠的衬底、第一无机介质层、第一粘附层和重布线层，重布线层具有多个表面，其中与第一粘附层接触的表面为第一表面，第一表面之外的表面为其它表面，重布线层结构还包括：第二粘附层，设置在重布线层的其它表面中的至少一个表面，且第二粘附层具有导电性；第二无机介质层，覆盖第二粘附层和重布线层设置。上述重布线层结构中通过将重布线层的多个表面包覆粘附层材料，提高了其与无机介质层之间的结合力，从而提高了具有该重布线层结构的封装器件的性能。
-
公开(公告)号：CN103474417A
公开(公告)日：2013-12-25
申请号：CN201310456142.4
申请日：2013-09-29
Applicant: 中国科学院微电子研究所
IPC: H01L23/532 , H01L23/528 , H01L21/768
CPC classification number: H01L2224/13
Abstract: 本发明提供了一种三维互连结构及其制备方法，通过在半导体衬底的正面形成梯形槽，然后在梯形槽的斜面上布设至少一层正面金属布线层，然后，研磨半导体背面使位于所述梯形槽斜面上的靠近所述梯形槽底部的各层正面金属布线层暴露，接着在半导体背面以及暴露的正面金属布线层下方形成至少一层背面金属布线层。位于半导体正面的金属布线层和位于半导体背面的金属布线层通过梯形槽上的金属布线层实现了电连接。在本发明提供的三维互连结构中，位于梯形槽斜面上的正面金属布线层相当于传输带，可以实现在半导体正面、梯形槽斜面以及半导体背面之间形成阻抗相同或相近的互连线，能够克服由于阻抗不匹配而引起的信号反射大的问题。
-
-
-
-
-
-
-
-
-
Search Results
33
records
(took 0.028 seconds)
