公开(公告)号：CN112899659B

公开(公告)日：2022-06-14

申请号：CN202110072158.X

申请日：2021-01-19

Applicant: 中国科学院半导体研究所

Inventor： 周广迪 ,  金鹏 ,  屈鹏霏 ,  霍晓迪 ,  王占国

IPC: C23C16/458 ,  C23C16/455 ,  C23C16/50

Abstract: 本发明提供一种用于等离子体化学气相的样品支架，包括：水冷铜台(8)和导电电极(7)，所述水冷铜台(8)中间开孔以容纳所述导电电极(7)；依次设置于所述水冷铜台(8)的绝缘层(5)、第五导电支架(11)、第三导电支架(4)、第四导电支架(10)、第二导电支架(3)和第一导电支架(2)，所述第一导电支架(2)用于承载样品(1)。该样品支架还包括导电定位环(12)、铜环(9)和绝缘环(6)。本发明通过多层导电支架及绝缘层的设计，实现对样品施加偏压以及在较低功率气压下达到较高的温度。

公开(公告)号：CN111826634A

公开(公告)日：2020-10-27

申请号：CN202010735303.3

申请日：2020-07-27

Applicant: 中国科学院半导体研究所

Inventor： 霍晓迪 ,  金鹏 ,  王占国 ,  周广迪

IPC: C23C16/27 ,  C23C16/517 ,  C30B29/04 ,  C30B25/02

Abstract: 本发明提供一种使用偏压成核半导体膜生长装置及制备方法，包括：衬底；气源，用于向衬底表面提供反应气体；微波源，用于向衬底表面提供微波，以使反应气体电离；天线单元阵列，包括多个具有独立电压的天线单元，用于向衬底表面多个位置独立放电，以使电离后的气体在天线单元放电端形成等离子体球，进而沉积在衬底表面形成半导体膜层。本发明提供的方法能够大幅增强半导体膜成核密度，实现衬底在大面积区域上等离子体密度基本一致，最终实现大面积高质量的半导体膜层外延生长。

公开(公告)号：CN113594230B

公开(公告)日：2024-09-27

申请号：CN202110860565.7

申请日：2021-07-28

Applicant: 中国科学院半导体研究所

Inventor： 徐鹏飞 ,  冯梦阳 ,  金鹏 ,  周广迪 ,  霍晓迪 ,  屈鹏霏 ,  王占国

IPC: H01L29/06 ,  H01L29/10 ,  H01L29/78 ,  H01L21/336 ,  B82Y40/00

Abstract: 一种垂直结构的金刚石深耗尽型场效应晶体管及制备方法，该垂直结构的金刚石深耗尽型场效应晶体管包括：本征金刚石衬底；P+型漏区，材料为P+型掺杂金刚石，形成于本征金刚石衬底上；P型漂移区，材料为P型掺杂金刚石，形成于P+型漏区上；漏电极，形成于P+型漏区上且位于P型漂移区两侧的位置；P型沟道区，材料为P型掺杂金刚石，形成于P型漂移区上；P+型源区，材料为P型掺杂金刚石，形成于P型沟道区上；源电极，形成于P+型源区上；栅介质，形成于P型漂移区、P型沟道区和P+型源区的外侧，并且与P型漂移区、P型沟道区和P+型源区相接触；以及栅电极，形成于栅介质上。

公开(公告)号：CN111647878B

公开(公告)日：2021-07-27

申请号：CN202010735304.8

申请日：2020-07-27

Applicant: 中国科学院半导体研究所

Inventor： 陈亚男 ,  霍晓迪 ,  周广迪 ,  金鹏 ,  王占国

IPC: C23C16/458 ,  C23C16/27

Abstract: 本公开提供了一种隔热导电偏压衬底托，包括托体、石墨件、偏压电极、绝缘部。衬底放置于所述托体上表面；所述石墨件为石墨板或石墨杆；偏压电极与所述石墨件相连；绝缘部与所述石墨件下表面相连，所述绝缘部与腔体壁板相连。绝缘部包括第一绝缘件和第二绝缘件。本公开中隔热导电偏压衬底托在加热状态下，既能减少衬底温度波动，实现良好的保温效果，又能防止衬底将过多热量传递到偏压电极上引起偏压电极失效，节约电能，更加利于高质量的膜层外延生长。

公开(公告)号：CN113031392A

公开(公告)日：2021-06-25

申请号：CN202110304075.9

申请日：2021-03-22

Applicant: 中国科学院半导体研究所 ,  武汉大学

Inventor： 冯梦阳 ,  孟宪权 ,  金鹏 ,  周广迪 ,  霍晓迪 ,  徐鹏飞 ,  王占国

IPC: G03F7/00 ,  G03F7/16 ,  G03F7/20 ,  B29C43/58 ,  B29C43/02

Abstract: 本发明公开了一种应用于小尺寸样品光刻工艺的方法。该方法包括：将待光刻的小尺寸样品放置在冷压法所用设备的压片模具上；将压片用粉末材料填充到放置有小尺寸样品的压片模具中；对压片模具施加压力，将小尺寸样品嵌入到压制所述压片用粉末材料得到的压片中，以得到压片产品。利用本发明，解决了小尺寸样品在匀胶过程中的“边缘”效应问题，提高了样品的表面利用率；解决了在小尺寸样品光刻工艺中，匀胶机和光刻机的真空吸嘴尺寸与待光刻小尺寸样品尺寸不匹配的问题；并且该方法适用于形状规则和不规则的小尺寸样品。

公开(公告)号：CN111048404A

公开(公告)日：2020-04-21

申请号：CN201911360215.3

申请日：2019-12-25

Applicant: 中国科学院半导体研究所 ,  天津市海杰金属制品制造有限公司

Inventor： 周广迪 ,  金鹏 ,  王占国 ,  杜鹏

IPC: H01L21/02

Abstract: 一种缓冲层结构，包括：衬底；氧化物缓冲层，形成于衬底之上；氧化铱层，形成于所述氧化物缓冲层之上；铂族金属籽晶层，形成于所述氧化铱层之上；铂族金属层，形成于所述铂族金属籽晶层之上。采用碳化硅、硅以及蓝宝石等作为衬底，制备加工流程与当前半导体工艺相融合，衬底尺寸选择范围广，工艺稳定性高，可更好的满足后续要求；氧化铱的存在既降低了相邻薄膜晶体失配程度，又作为阻挡层抑制了铂族金属与氧化物缓冲层的固相反应，从而有效提高铂族金属的质量；原位制备籽晶层，避免了氧化物与空气中的氧气、水蒸气等反应，使得薄膜表面维持较好的状态，降低了后续制备铂族金属层的难度。