-
公开(公告)号：CN100454544C
公开(公告)日：2009-01-21
申请号：CN200610007007.1
申请日：2006-02-14
Applicant: 三洋电机株式会社
Abstract: 一种半导体装置，在现有的半导体装置中，存在为保护元件不受过电压影响而设置的N型扩散区域窄，击穿电流集中，保护用PN接合区域被破坏的问题。在本发明的半导体装置中，跨度(2)和外延层(3)上形成有N型埋入扩散层(4)。P型埋入扩散层(5)形成在N型埋入扩散层(4)上面的宽阔的区域，且形成有过电压保护用的PN接合区域(17)。P型扩散层(6)与P型埋入扩散层(5)连接形成。PN接合区域17的击穿电压比源-漏极间的击穿电压低。根据该结构，可防止击穿电流的集中，且可由过电压保护半导体装置。
-
公开(公告)号：CN100429787C
公开(公告)日：2008-10-29
申请号：CN03147846.8
申请日：2003-06-25
Applicant: 三洋电机株式会社
IPC: H01L29/78 , H01L27/04 , H01L21/336 , H01L21/82
CPC classification number: H01L29/0626 , H01L29/0847 , H01L29/7835
Abstract: 一种半导体装置及其制造方法，提高高耐压MOS晶体管的静电破坏耐量。在N+型的第一漏层(11)下不形成N-型漏层(2A、2B)，且在N+型的第一漏层(11)下的区域形成深的N+型的第二漏层(3)。N+型的第一漏层(11)和第二漏层(3)形成一体，作为比N+型源层(10)深的N+层，其体积增加。由此，浪涌电流的热分散在该N+层上，提高了对浪涌电流热破坏的抵抗力。另外，在N+型的第二漏层(3)下的区域形成P+型埋入层(3)。在栅极(8)下的N-型漏层(2A)热破坏前，浪涌电流通过该PN结，逃逸到硅衬底(1)。其结果可进一步提高ESD耐量。
-
公开(公告)号：CN1992339A
公开(公告)日：2007-07-04
申请号：CN200610149408.0
申请日：2006-11-17
Applicant: 三洋电机株式会社
IPC: H01L29/735 , H01L21/331
CPC classification number: H01L29/735 , H01L29/1008 , H01L29/6625
Abstract: 一种半导体装置及其制造方法，其所要解决的问题是在以往的半导体装置中，外延层表面具有最小的基极宽度，难以得到希望的hfe值。本发明的半导体装置中，在P型单晶硅基板(2)上层叠N型外延层(4)。在外延层(4)上形成作为基极引出区域的N型扩散层(5)、作为发射极区域的P型扩散层(6、7)、作为集电极区域的P型扩散层(8、9)。发射极区域在其深向部位具有比其表面附近的扩散宽度宽的区域，横型PNP晶体管(1)在外延层(4)深向部位形成最小基极宽度。根据该构造，可抑制自由载流子(空穴)的表面再复合，得到希望的hfe值。
-
公开(公告)号：CN1941373A
公开(公告)日：2007-04-04
申请号：CN200610127037.6
申请日：2006-09-21
Applicant: 三洋电机株式会社
IPC: H01L27/04 , H01L21/761 , H01L21/822
CPC classification number: H01L21/761 , H01L21/823481 , H01L27/088 , H01L29/456 , H01L29/7816 , H01L29/7833
Abstract: 提供一种半导体装置及其制造方法。在以往的半导体装置中，由于向构成隔离区域的P型的扩散层的横方向的扩散变宽，有难以缩小设备大小的问题。在本发明的半导体装置中，在P型的单晶硅基板(6)上形成有N型的外延层(8)。基板(6)及外延层(8)由隔离区域(3)划分为多个元件形成区域。连结P型的埋入扩散层(47)和P型的扩散层(48)而形成隔离区域(3)。而且，P型的埋入扩散层(47)与N型的埋入扩散层(7、30)形成PN结。另一方面，P型的扩散层(48)与N型的扩散层(19、40)形成PN结。通过该结构，P型的埋入扩散层(47)及P型扩散层(48)，能够抑制横方向的扩散变宽，缩小设备大小。
-
公开(公告)号：CN1933179A
公开(公告)日：2007-03-21
申请号：CN200610127219.3
申请日：2006-09-12
Applicant: 三洋电机株式会社
CPC classification number: H01L29/0696 , H01L29/0619 , H01L29/0878 , H01L29/1095 , H01L29/402 , H01L29/42368 , H01L29/4933 , H01L29/7816
Abstract: 在以往的半导体装置中，按照有源区域形成无源区域，由此存在难以在无源区域中得到所希望的耐压特性的问题。在本发明的半导体装置中，以椭圆形状配置有MOS晶体管(1)。椭圆形状的直线区域(L)用作有源区域，椭圆形状的曲线区域(R)用作无源区域。在无源区域中，按照曲线形状形成有P型的扩散层(3)。另外，在无源区域的一部分中，形成有P型的扩散层(4)。而且，P型的扩散层(3、4)形成为浮置扩散层，与绝缘层上的金属层进行电容结合，成为施加规定电位的状态。根据该结构，可以提高无源区域中的耐压特性，并且可以维持有源区域的电流能力。
-
Patent Agency Ranking
公开(公告)号：CN1828898A
公开(公告)日：2006-09-06
申请号：CN200610007007.1
申请日：2006-02-14
Applicant: 三洋电机株式会社
Abstract: 一种半导体装置，在现有的半导体装置中，存在为保护元件不受过电压影响而设置的N型扩散区域窄，击穿电流集中，保护用PN接合区域被破坏的问题。在本发明的半导体装置中，跨度(2)和外延层(3)上形成有N型埋入扩散层(4)。P型埋入扩散层(5)形成在N型埋入扩散层(4)上面的宽阔的区域，且形成有过电压保护用的PN接合区域(17)。P型扩散层(6)与P型埋入扩散层(5)连接形成。PN接合区域17的击穿电压比源－漏极间的击穿电压低。根据该结构，可防止击穿电流的集中，且可由过电压保护半导体装置。
-
公开(公告)号：CN1230909C
公开(公告)日：2005-12-07
申请号：CN02127752.4
申请日：2002-08-08
Applicant: 三洋电机株式会社
IPC: H01L29/78 , H01L21/336
CPC classification number: H01L21/823857
Abstract: 提供一种提高漏极耐压的半导体器件。本发明的半导体器件的特征是，在P型半导体基板1内形成P阱区域5，在其上至少形成膜厚度厚的栅绝缘膜9和膜厚度薄的栅绝缘膜10，隔着该膜厚度厚的栅绝缘膜9和膜厚度薄的栅绝缘膜10形成栅电极(25E)，被离子注入到上述栅电极(25E)下部的阈值电压调整用的杂质，只在上述膜厚度薄的栅绝缘膜10的下部进行。
-
公开(公告)号：CN1479382A
公开(公告)日：2004-03-03
申请号：CN03147846.8
申请日：2003-06-25
Applicant: 三洋电机株式会社
IPC: H01L29/78 , H01L27/04 , H01L21/336 , H01L21/82
CPC classification number: H01L29/0626 , H01L29/0847 , H01L29/7835
Abstract: 一种半导体装置及其制造方法，提高高耐压MOS晶体管的静电破坏耐量。在N+型的第一漏层11下不形成N－型漏层2A、2B，且在N+型的第一漏层11下的区域形成深的N+型的第二漏层3。N+型的第一漏层11和第二漏层3形成一体，作为比N+型源层10深的N+层，其体积增加。由此，浪涌电流的热分散在该N+层上，提高了对浪涌电流热破坏的抵抗力。另外，在N+型的第二漏层3下的区域形成P+型埋入层3。在栅极8下的N－型漏层2A热破坏前，浪涌电流通过该PN结，逃逸到硅衬底1。其结果可进一步提高ESD耐量。
-
公开(公告)号：CN1421909A
公开(公告)日：2003-06-04
申请号：CN02152674.5
申请日：2002-11-29
Applicant: 三洋电机株式会社 , 新潟三洋电子株式会社
IPC: H01L21/336 , H01L21/265 , H01L29/78
CPC classification number: H01L29/66659 , H01L21/2652 , H01L29/1045 , H01L29/105 , H01L29/42368 , H01L29/7835 , H01L29/7838
Abstract: 一种半导体装置的制造方法，其特征在于包括下列步骤：在某导电型的半导体衬底内形成第一相反导电型阱区域的步骤；在上述半导体衬底内形成其杂质浓度比上述第一相反导电型阱区域的杂质浓度高的第二相反导电型阱区域的步骤；在上述第一相反导电型阱区域上形成第一栅绝缘膜的步骤；在上述第二相反导电型阱区域上形成比上述第一栅绝缘膜薄的第二栅绝缘膜的步骤；以贯通上述第一和第二栅绝缘膜的条件向上述第一和第二相反导电型阱区域内注入第一某导电型杂质的步骤；以及以不贯通上述第一栅绝缘膜、贯通上述第二栅绝缘膜的条件，向上述第二相反导电型阱区域内注入第二某导电型杂质的离子注入步骤。
-
公开(公告)号：CN100517750C
公开(公告)日：2009-07-22
申请号：CN200610071428.0
申请日：2006-03-28
Applicant: 三洋电机株式会社
IPC: H01L29/78
CPC classification number: H01L29/0847 , H01L29/1083 , H01L29/456 , H01L29/7833
Abstract: 本发明涉及一种半导体装置。在现有的半导体装置中，在栅极氧化膜薄且漏极区域由DDD结构形成时，存在难以谋求漏极区域的电场缓和的问题。在本发明的半导体装置中，在P型扩散层(5)上面形成有薄的栅极氧化膜(12)。在栅极氧化膜(12)上面形成有栅极电极(9)。在P型扩散层(5)上形成有N型扩散层(7、8)，且N型扩散层(8)被用作为漏极区域。N型扩散层(8)至少在栅极电极(9)下方γ形状地扩散。根据该结构，在外延层(4)表面附近，N型扩散层(8)的扩散区域扩展，成为低浓度区域。而且，可将来自栅极电极的电场、源极漏极间的电场缓和。
-
-
-
-
-
-
-
-
-
Search Results
59
records
(took 0.036 seconds)
