-
公开(公告)号：CN1479383A
公开(公告)日：2004-03-03
申请号：CN03147849.2
申请日：2003-06-25
Applicant: 三洋电机株式会社
IPC: H01L29/78 , H01L27/04 , H01L21/336 , H01L21/82
CPC classification number: H01L29/66659 , H01L29/1083 , H01L29/7835
Abstract: 一种半导体装置及其制造方法，提高高耐压MOS晶体管的静电破坏耐量。在MOS晶体管的N+型漏层(9)下不形成N－型漏层(11)，且在N+型漏层(9)下的区域形成P+型埋入层(11)。在N+型漏层(9)和P+型埋入层(11)之间形成高浓度的PN结。即，局部形成结耐压小的区域。因此，在栅极(6)下的N－型漏层(2)热破坏前，浪涌电流通过该PN结逃逸到硅衬底1。其结果可提高ESD耐量。
-
公开(公告)号：CN100552975C
公开(公告)日：2009-10-21
申请号：CN200710149643.2
申请日：2007-09-10
IPC: H01L29/78 , H01L21/336
CPC classification number: H01L29/0847 , H01L27/0722 , H01L29/0607 , H01L29/0619 , H01L29/0692 , H01L29/42368 , H01L29/66659 , H01L29/7835
Abstract: 一种半导体装置及其制造方法，其目的在于提供ESD耐量被提高的晶体管构造。在中浓度的漏极层(10)的表面上从栅极电极(7)的漏极侧的端部离间形成高浓度的漏极层(12)，而且在栅极电极(7)和高浓度的漏极层(12)之间的衬底表面上包围高浓度漏极层(12)形成P型杂质层(13)，通过异常电涌开启寄生双极晶体管(30)期间，电子从源极电极(15)向漏极电极(16)移动，在此，电子避开形成P型杂质层(13)的衬底表面附近(X)，如图4箭头(25)所示，从更深的位置向漏极电极(16)侧以蔓延方式分散移动。
-
公开(公告)号：CN101145580A
公开(公告)日：2008-03-19
申请号：CN200710149643.2
申请日：2007-09-10
IPC: H01L29/78 , H01L21/336
CPC classification number: H01L29/0847 , H01L27/0722 , H01L29/0607 , H01L29/0619 , H01L29/0692 , H01L29/42368 , H01L29/66659 , H01L29/7835
Abstract: 一种半导体装置及其制造方法，其目的在于提供ESD耐量被提高的晶体管构造。在中浓度的漏极层(10)的表面上从栅极电极(7)的漏极侧的端部离间形成高浓度的漏极层(12)，而且在栅极电极(7)和高浓度的漏极层(12)之间的衬底表面上包围高浓度漏极层(12)形成P型杂质层(13)，通过异常电涌开启寄生双极晶体管(30)期间，电子从源极电极(15)向漏极电极(16)移动，在此，电子避开形成P型杂质层(13)的衬底表面附近(X)，如图4箭头(25)所示，从更深的位置向漏极电极(16)侧以蔓延方式分散移动。
-
Patent Agency Ranking
公开(公告)号：CN1240139C
公开(公告)日：2006-02-01
申请号：CN03147849.2
申请日：2003-06-25
Applicant: 三洋电机株式会社
IPC: H01L29/78 , H01L27/04 , H01L21/336 , H01L21/82
CPC classification number: H01L29/66659 , H01L29/1083 , H01L29/7835
Abstract: 一种半导体装置及其制造方法，提高高耐压MOS晶体管的静电破坏耐量。在MOS晶体管的N+型漏层(9)下不形成N-型漏层(11)，且在N+型漏层(9)下的区域形成P+型埋入层(11)。在N+型漏层(9)和P+型埋入层(11)之间形成高浓度的PN结。即，局部形成结耐压小的区域。因此，在栅极(6)下的N-型漏层(2)热破坏前，浪涌电流通过该PN结逃逸到硅衬底1。其结果可提高ESD耐量。
-
公开(公告)号：CN1206712C
公开(公告)日：2005-06-15
申请号：CN02152674.5
申请日：2002-11-29
Applicant: 三洋电机株式会社 , 新潟三洋电子株式会社
IPC: H01L21/336 , H01L21/265 , H01L29/78
CPC classification number: H01L29/66659 , H01L21/2652 , H01L29/1045 , H01L29/105 , H01L29/42368 , H01L29/7835 , H01L29/7838
Abstract: 一种半导体装置的制造方法，包括下列步骤：在第一导电类型的半导体衬底内形成第二导电类型的第一阱区域的步骤；在半导体衬底内形成其杂质浓度比第一阱区域的杂质浓度高的第二导电类型的第二阱区域的步骤；在第一阱区域上形成第一栅绝缘膜的步骤；在第二阱区域上形成比上述第一栅绝缘膜薄的第二栅绝缘膜的步骤；以穿透第一栅绝缘膜和第二栅绝缘膜的条件向第一阱区域和第二阱区域内离子注入第一导电类型的第一杂质，在第一栅绝缘膜之下形成第二离子注入层，在第二栅绝缘膜之下形成第一离子注入层步骤；以及以不穿透第一栅绝缘膜、穿透第二栅绝缘膜的条件，向第二阱区域内离子注入第一导电类型的第二杂质，在第二栅绝缘膜之下形成第三离子注入层的步骤。
-
公开(公告)号：CN100429787C
公开(公告)日：2008-10-29
申请号：CN03147846.8
申请日：2003-06-25
Applicant: 三洋电机株式会社
IPC: H01L29/78 , H01L27/04 , H01L21/336 , H01L21/82
CPC classification number: H01L29/0626 , H01L29/0847 , H01L29/7835
Abstract: 一种半导体装置及其制造方法，提高高耐压MOS晶体管的静电破坏耐量。在N+型的第一漏层(11)下不形成N-型漏层(2A、2B)，且在N+型的第一漏层(11)下的区域形成深的N+型的第二漏层(3)。N+型的第一漏层(11)和第二漏层(3)形成一体，作为比N+型源层(10)深的N+层，其体积增加。由此，浪涌电流的热分散在该N+层上，提高了对浪涌电流热破坏的抵抗力。另外，在N+型的第二漏层(3)下的区域形成P+型埋入层(3)。在栅极(8)下的N-型漏层(2A)热破坏前，浪涌电流通过该PN结，逃逸到硅衬底(1)。其结果可进一步提高ESD耐量。
-
公开(公告)号：CN1479382A
公开(公告)日：2004-03-03
申请号：CN03147846.8
申请日：2003-06-25
Applicant: 三洋电机株式会社
IPC: H01L29/78 , H01L27/04 , H01L21/336 , H01L21/82
CPC classification number: H01L29/0626 , H01L29/0847 , H01L29/7835
Abstract: 一种半导体装置及其制造方法，提高高耐压MOS晶体管的静电破坏耐量。在N+型的第一漏层11下不形成N－型漏层2A、2B，且在N+型的第一漏层11下的区域形成深的N+型的第二漏层3。N+型的第一漏层11和第二漏层3形成一体，作为比N+型源层10深的N+层，其体积增加。由此，浪涌电流的热分散在该N+层上，提高了对浪涌电流热破坏的抵抗力。另外，在N+型的第二漏层3下的区域形成P+型埋入层3。在栅极8下的N－型漏层2A热破坏前，浪涌电流通过该PN结，逃逸到硅衬底1。其结果可进一步提高ESD耐量。
-
公开(公告)号：CN1421909A
公开(公告)日：2003-06-04
申请号：CN02152674.5
申请日：2002-11-29
Applicant: 三洋电机株式会社 , 新潟三洋电子株式会社
IPC: H01L21/336 , H01L21/265 , H01L29/78
CPC classification number: H01L29/66659 , H01L21/2652 , H01L29/1045 , H01L29/105 , H01L29/42368 , H01L29/7835 , H01L29/7838
Abstract: 一种半导体装置的制造方法，其特征在于包括下列步骤：在某导电型的半导体衬底内形成第一相反导电型阱区域的步骤；在上述半导体衬底内形成其杂质浓度比上述第一相反导电型阱区域的杂质浓度高的第二相反导电型阱区域的步骤；在上述第一相反导电型阱区域上形成第一栅绝缘膜的步骤；在上述第二相反导电型阱区域上形成比上述第一栅绝缘膜薄的第二栅绝缘膜的步骤；以贯通上述第一和第二栅绝缘膜的条件向上述第一和第二相反导电型阱区域内注入第一某导电型杂质的步骤；以及以不贯通上述第一栅绝缘膜、贯通上述第二栅绝缘膜的条件，向上述第二相反导电型阱区域内注入第二某导电型杂质的离子注入步骤。
-
-
-
-
-
-
-
Search Results
8
records
(took 0.018 seconds)
