公开(公告)号：CN1206735C

公开(公告)日：2005-06-15

申请号：CN01133123.2

申请日：2001-08-07

Applicant: 三洋电机株式会社

Inventor： 关川信之 ,  木绵正明 ,  安藤弥 ,  平田光一

IPC: H01L29/78 ,  H01L21/336

CPC classification number: H01L29/66575 ,  H01L29/42368 ,  H01L29/7834

Abstract: 一种绝缘栅型半导体装置及其制造方法，栅电极10由在第1栅绝缘膜3上残存的第1多晶硅层4、在该多晶硅层4上已被重叠的第2多晶硅层8的部分和位于第2栅绝缘膜6A、6B上的第2多晶硅层8构成。由此，即使栅电极10的在第1栅绝缘膜3上的厚度与现有的栅电极的厚度相同，在第2栅绝缘膜6A、6B上的膜厚t2也比现有例的膜厚t1薄。由此，由于栅电极10与N+型源层11的台阶差、栅电极10与N+型漏层12的台阶差h2比以往的小，故可改善层间绝缘膜13的平坦性。

公开(公告)号：CN1206712C

公开(公告)日：2005-06-15

申请号：CN02152674.5

申请日：2002-11-29

Applicant: 三洋电机株式会社 ,  新潟三洋电子株式会社

Inventor： 上原正文 ,  菊地修一 ,  木绵正明

IPC: H01L21/336 ,  H01L21/265 ,  H01L29/78

CPC classification number: H01L29/66659 ,  H01L21/2652 ,  H01L29/1045 ,  H01L29/105 ,  H01L29/42368 ,  H01L29/7835 ,  H01L29/7838

Abstract: 一种半导体装置的制造方法，包括下列步骤：在第一导电类型的半导体衬底内形成第二导电类型的第一阱区域的步骤；在半导体衬底内形成其杂质浓度比第一阱区域的杂质浓度高的第二导电类型的第二阱区域的步骤；在第一阱区域上形成第一栅绝缘膜的步骤；在第二阱区域上形成比上述第一栅绝缘膜薄的第二栅绝缘膜的步骤；以穿透第一栅绝缘膜和第二栅绝缘膜的条件向第一阱区域和第二阱区域内离子注入第一导电类型的第一杂质，在第一栅绝缘膜之下形成第二离子注入层，在第二栅绝缘膜之下形成第一离子注入层步骤；以及以不穿透第一栅绝缘膜、穿透第二栅绝缘膜的条件，向第二阱区域内离子注入第一导电类型的第二杂质，在第二栅绝缘膜之下形成第三离子注入层的步骤。

公开(公告)号：CN1405846A

公开(公告)日：2003-03-26

申请号：CN02127668.4

申请日：2002-08-07

Applicant: 三洋电机株式会社

Inventor： 菊地修一 ,  木绵正明

IPC: H01L21/283

CPC classification number: H01L21/823462 ,  H01L21/823412 ,  H01L21/823493

Abstract: 形成不使元件隔离能力下降的具有不同膜厚度的栅绝缘膜。在上述半导体衬底1上形成膜厚度不同的栅绝缘膜的栅绝缘膜形成方法中，其特征在于包含：在形成厚的栅绝缘膜9和薄的栅绝缘膜10后，在该栅绝缘膜9、10上形成多晶硅膜11的工序；在上述多晶硅膜11的规定区域上形成多晶硅氮化膜14后，把该多晶硅氮化膜14作为掩模选择氧化上述多晶硅膜11形成元件隔离膜15A和栅绝缘膜15B的工序。

公开(公告)号：CN1338781A

公开(公告)日：2002-03-06

申请号：CN01133123.2

申请日：2001-08-07

Applicant: 三洋电机株式会社

Inventor： 关川信之 ,  木绵正明 ,  安藤弥 ,  平田光一

IPC: H01L29/78 ,  H01L21/336

CPC classification number: H01L29/66575 ,  H01L29/42368 ,  H01L29/7834

Abstract: 一种绝缘栅型半导体装置及其制造方法,栅电极10由在第1栅绝缘膜3上残存的第1多晶硅层4、在该多晶硅层4上已被重叠的第2多晶硅层8的部分和位于第2栅绝缘膜6A、6B上的第2多晶硅层8构成。由此,即使栅电极10的在第1栅绝缘膜3上的厚度与现有的栅电极的厚度相同,在第2栅绝缘膜6A、6B上的膜厚t2也比现有例的膜厚t1薄。由此,由于栅电极10与N+型源层11的台阶差、栅电极10与N+型漏层12的台阶差h2比以往的小,故可改善层间绝缘膜13的平坦性。

公开(公告)号：CN1407630A

公开(公告)日：2003-04-02

申请号：CN02127752.4

申请日：2002-08-08

Applicant: 三洋电机株式会社

Inventor： 菊地修一 ,  木绵正明

IPC: H01L29/78 ,  H01L21/336

CPC classification number: H01L21/823857

Abstract: 提供一种提高漏极耐压的半导体器件。本发明的半导体器件的特征是，在P型半导体基板1内形成P阱区域5，在其上至少形成膜厚度厚的栅绝缘膜9和膜厚度薄的栅绝缘膜10，隔着该膜厚度厚的栅绝缘膜9和膜厚度薄的栅绝缘膜10形成栅电极(25E)，被离子注入到上述栅电极(25E)下部的阈值电压调整用的杂质，只在上述膜厚度薄的栅绝缘膜10的下部进行。

公开(公告)号：CN1405895A

公开(公告)日：2003-03-26

申请号：CN02127669.2

申请日：2002-08-07

Applicant: 三洋电机株式会社

Inventor： 菊地修一 ,  木绵正明

IPC: H01L29/78 ,  H01L21/336

CPC classification number: H01L29/66537 ,  H01L29/42368 ,  H01L29/66659 ,  H01L29/7835

Abstract: 谋求晶体管的驱动能力提高。特征在于：在具有在半导体衬底上由用选择氧化法形成的第1栅绝缘膜和用热氧化法形成的第2栅绝缘膜组成的栅绝缘膜，形成跨过该第1栅绝缘膜和第2栅绝缘膜那样的栅电极形成的半导体器件中，上述第2栅绝缘膜，用膜厚度厚的栅绝缘膜10A，和膜厚度薄的栅绝缘膜12构成。

公开(公告)号：CN1230909C

公开(公告)日：2005-12-07

申请号：CN02127752.4

申请日：2002-08-08

Applicant: 三洋电机株式会社

Inventor： 菊地修一 ,  木绵正明

IPC: H01L29/78 ,  H01L21/336

CPC classification number: H01L21/823857

Abstract: 提供一种提高漏极耐压的半导体器件。本发明的半导体器件的特征是，在P型半导体基板1内形成P阱区域5，在其上至少形成膜厚度厚的栅绝缘膜9和膜厚度薄的栅绝缘膜10，隔着该膜厚度厚的栅绝缘膜9和膜厚度薄的栅绝缘膜10形成栅电极(25E)，被离子注入到上述栅电极(25E)下部的阈值电压调整用的杂质，只在上述膜厚度薄的栅绝缘膜10的下部进行。

公开(公告)号：CN1421909A

公开(公告)日：2003-06-04

申请号：CN02152674.5

申请日：2002-11-29

Applicant: 三洋电机株式会社 ,  新潟三洋电子株式会社

Inventor： 上原正文 ,  菊地修一 ,  木绵正明

IPC: H01L21/336 ,  H01L21/265 ,  H01L29/78

CPC classification number: H01L29/66659 ,  H01L21/2652 ,  H01L29/1045 ,  H01L29/105 ,  H01L29/42368 ,  H01L29/7835 ,  H01L29/7838

Abstract: 一种半导体装置的制造方法，其特征在于包括下列步骤：在某导电型的半导体衬底内形成第一相反导电型阱区域的步骤；在上述半导体衬底内形成其杂质浓度比上述第一相反导电型阱区域的杂质浓度高的第二相反导电型阱区域的步骤；在上述第一相反导电型阱区域上形成第一栅绝缘膜的步骤；在上述第二相反导电型阱区域上形成比上述第一栅绝缘膜薄的第二栅绝缘膜的步骤；以贯通上述第一和第二栅绝缘膜的条件向上述第一和第二相反导电型阱区域内注入第一某导电型杂质的步骤；以及以不贯通上述第一栅绝缘膜、贯通上述第二栅绝缘膜的条件，向上述第二相反导电型阱区域内注入第二某导电型杂质的离子注入步骤。

公开(公告)号：CN1350332A

公开(公告)日：2002-05-22

申请号：CN01135500.X

申请日：2001-10-19

Applicant: 三洋电机株式会社

Inventor： 关川信之 ,  平田光一 ,  木绵正明 ,  榎本伸也

IPC: H01L27/00 ,  H01L21/70

CPC classification number: H01L27/0629

Abstract: 本发明的课题在于尽量降低电阻层对电压的依赖性,容易进行半导体集成电路的设计。备有在半导体基板上的N阱区2的表面上形成的、第一电压VL加在其一端上同时第二电压VH加在其另一端上的P－型电阻层8,在电阻层8上形成的薄氧化膜3,以及在薄氧化膜3上形成的由硅层构成的电阻偏置电极层10;通过调整加在电阻偏置电极层10上的电压,降低电阻层8的电阻值对电压的依赖性。

公开(公告)号：CN1259729C

公开(公告)日：2006-06-14

申请号：CN02127669.2

申请日：2002-08-07

Applicant: 三洋电机株式会社

Inventor： 菊地修一 ,  木绵正明

IPC: H01L29/78 ,  H01L21/336

CPC classification number: H01L29/66537 ,  H01L29/42368 ,  H01L29/66659 ,  H01L29/7835

Abstract: 一种半导体器件，在半导体层上隔着栅绝缘膜配置有一个栅电极，并与该栅电极邻接地配置有源漏区域，其中，上述栅绝缘膜具有3种以上的膜厚度。能确保高的漏极耐压、缓和电场集中以及提高半导体器件的驱动能力。