公开(公告)号：CN100536166C

公开(公告)日：2009-09-02

申请号：CN200610004201.4

申请日：2006-01-28

Applicant: 三洋电机株式会社

Inventor： 佐山康之 ,  冈田哲也 ,  及川慎 ,  石田裕康 ,  栉山和成

IPC: H01L29/78 ,  H01L21/336

CPC classification number: H01L29/7802 ,  H01L29/0878 ,  H01L29/42372 ,  H01L29/42376 ,  H01L29/4238 ,  H01L29/66712 ,  H01L29/7395

Abstract: 本发明提供半导体装置及其制造方法，为降低导通状态的电流经路的电阻，而提高栅极电极下方的π部的杂质浓度。但是，用于沟道区域具有从底面到侧面变大的曲率，故杂质浓度过高，则在π部深的位置，耗尽层未充分接触，存在耐压劣化的问题。在栅极电极下方设置n型杂质区域。通过将栅极长度设为沟道区域的深度以下，形成n型杂质区域的侧面与相邻的沟道区域的侧面大致垂直的接合面。由此，耗尽层向衬底深度方向均匀地扩展，故可确保规定的耐压。另外，由于夹着栅极电极的沟道区域的间隔在表面及底面均匀，故可提高n型杂质区域的杂质浓度，谋求低导通电阻化。

公开(公告)号：CN100364113C

公开(公告)日：2008-01-23

申请号：CN200410012020.7

申请日：2004-09-28

Applicant: 三洋电机株式会社

Inventor： 冈田哲也 ,  斋藤洋明

IPC: H01L29/872 ,  H01L21/329

CPC classification number: H01L29/66143 ,  H01L29/861 ,  H01L29/872

Abstract: 一种半导体装置，在n-外延层设置p+型半导体层的肖特基势垒二极管中，不考虑IR，可实现低VF，但和通常的肖特基势垒二极管相比，一般VF较高。当适宜地选择肖特基金属层时，可降低VF，但要进一步降低则有限。另一方面，如果降低n-型半导体层的比电阻，虽可实现VF，但仍具有耐压劣化的问题。在可确保规定耐压的第一n-型半导体层上层积比电阻低的第二n-型半导体层。P+型半导体区域与第二n-型半导体层相同或比其深。由此，在可通过耗尽层的夹断抑制IR的肖特基势垒二极管中，可降低VF，且可确保规定的耐压。

公开(公告)号：CN1835249A

公开(公告)日：2006-09-20

申请号：CN200610004201.4

申请日：2006-01-28

Applicant: 三洋电机株式会社

Inventor： 佐山康之 ,  冈田哲也 ,  及川慎 ,  石田裕康 ,  栉山和成

IPC: H01L29/78 ,  H01L21/336

CPC classification number: H01L29/7802 ,  H01L29/0878 ,  H01L29/42372 ,  H01L29/42376 ,  H01L29/4238 ,  H01L29/66712 ,  H01L29/7395

Abstract: 本发明提供半导体装置及其制造方法，为降低导通状态的电流经路的电阻，而提高栅极电极下方的π部的杂质浓度。但是，用于沟道区域具有从底面到侧面变大的曲率，故杂质浓度过高，则在π部深的位置，耗尽层未充分接触，存在耐压劣化的问题。在栅极电极下方设置n型杂质区域。通过将栅极长度设为沟道区域的深度以下，形成n型杂质区域的侧面与相邻的沟道区域的侧面大致垂直的接合面。由此，耗尽层向衬底深度方向均匀地扩展，故可确保规定的耐压。另外，由于夹着栅极电极的沟道区域的间隔在表面及底面均匀，故可提高n型杂质区域的杂质浓度，谋求低导通电阻化。

公开(公告)号：CN1661808A

公开(公告)日：2005-08-31

申请号：CN200510006250.7

申请日：2005-02-02

Applicant: 三洋电机株式会社

Inventor： 冈田哲也

IPC: H01L29/47 ,  H01L29/872

CPC classification number: H01L29/0692 ,  H01L29/0619 ,  H01L29/872

Abstract: 一种半导体装置。目前在肖特基势垒二极管的周围设有用于确保耐压的护圈。护圈由于是p+型区域，故在施加反向电压时，耗尽层会向其周围扩展构成低电容化的障碍。而在施加正向电压时，当超过规定电压时，就要从护圈注入空穴，不能实现高速动作。本发明在现有护圈区域设置沟道并在内部设置绝缘膜。沟道一直设到n+型半导体衬底。由此，耗尽层在到达n+型衬底前仅沿深度方向扩展，可实现低电容化。且由于不再需要p+型区域，故也不会再注入空穴，不产生反向恢复时间(Trr)。因此，可提高开关动作速度。

公开(公告)号：CN1630100A

公开(公告)日：2005-06-22

申请号：CN200410012006.7

申请日：2004-09-28

Applicant: 三洋电机株式会社 ,  岐阜三洋电子株式会社

Inventor： 吉田哲哉 ,  冈田哲也 ,  斋藤洋明 ,  村井成行 ,  冈田喜久雄

IPC: H01L29/80

CPC classification number: H01L29/7397 ,  H01L29/0619

Abstract: 一种半导体装置，在现有的半导体装置中，存在在护圈区域耗尽层形状畸变，且不能得到稳定的耐压特性这样的问题。在本发明的半导体装置中，由同一工序形成实动作区域的热氧化膜25和护圈区域的热氧化膜26。然后，通过在一度将热氧化膜25除去后再次形成，以例如8000～10000程度的膜厚形成护圈区域的热氧化膜26的膜厚。由此，含有可动离子31的CVD氧化膜27被形成在自外延层2表面离开的位置，可抑制可动离子31的影响引起的耗尽层的畸变，可维持规定的耐压特性。

公开(公告)号：CN1624934A

公开(公告)日：2005-06-08

申请号：CN200410012008.6

申请日：2004-09-28

Applicant: 三洋电机株式会社 ,  岐阜三洋电子株式会社

Inventor： 吉田哲哉 ,  冈田哲也 ,  斋藤洋明 ,  村井成行 ,  冈田喜久雄

IPC: H01L29/80

CPC classification number: H01L29/7828 ,  H01L29/41741 ,  H01L29/4236 ,  H01L29/4238 ,  H01L29/4916

Abstract: 一种半导体装置，在现有的半导体装置中具有如下问题，主电流流动的主配线部的配线宽度狭窄且均匀形成，由于主配线部的电压下降，使元件内的单元不均一动作。在本发明的半导体装置中，将主电流流动的主配线部24一端241的配线宽度W1设置成比主配线部24另一端242的配线宽度宽。主配线部24的配线宽度从一端241向另一端242逐渐变窄。由此，可降低位于主电流流动的电极焊盘部22近旁的单元和位于远方的单元的驱动电压差。其结果是，本发明可抑制主配线部24的电压下降，并实现元件内单元的均一动作。

公开(公告)号：CN100502044C

公开(公告)日：2009-06-17

申请号：CN200610121206.5

申请日：2006-08-17

Applicant: 三洋电机株式会社

Inventor： 栉山和成 ,  冈田哲也 ,  及川慎 ,  石田裕康 ,  佐山康之

IPC: H01L29/78 ,  H01L29/423 ,  H01L29/10 ,  H01L21/336 ,  H01L21/28

CPC classification number: H01L29/7802 ,  H01L29/0878 ,  H01L29/41766 ,  H01L29/42372 ,  H01L29/4238 ,  H01L29/66712 ,  H01L29/66727

Abstract: 本发明涉及一种绝缘栅型场效应晶体管，在平面结构的MOSFET中，当降低漏极-源极间电压VDS时，耗尽层宽度变窄，在栅极电极的中央下方的栅极-漏极间电容Cgd(回授电容Crss)迅速增大。由于回授电容Crss影响开关特性，故存在高频开关特性不能提高的问题。在栅极电极的中央设置分离孔。可抑制在降低漏极-源极间电压VDS，且耗尽层宽度变窄的情况下的回授电容Crss的迅速增大。由此，高频开关特性提高。另外，从分离孔注入n型杂质，在沟道区域间形成n型杂质区域。由于可使栅极电极下方为低电阻，故可降低导通电阻。n型杂质区域可自对准形成。

公开(公告)号：CN100372127C

公开(公告)日：2008-02-27

申请号：CN200410012008.6

申请日：2004-09-28

Applicant: 三洋电机株式会社 ,  岐阜三洋电子株式会社

Inventor： 吉田哲哉 ,  冈田哲也 ,  斋藤洋明 ,  村井成行 ,  冈田喜久雄

IPC: H01L29/80

CPC classification number: H01L29/7828 ,  H01L29/41741 ,  H01L29/4236 ,  H01L29/4238 ,  H01L29/4916

Abstract: 一种半导体装置，在现有的半导体装置中具有如下问题，主电流流动的主配线部的配线宽度狭窄且均匀形成，由于主配线部的电压下降，使元件内的单元不均一动作。在本发明的半导体装置中，将主电流流动的主配线部24一端241的配线宽度W1设置成比主配线部24另一端242的配线宽度宽。主配线部24的配线宽度从一端241向另一端242逐渐变窄。由此，可降低位于主电流流动的电极焊盘部22近旁的单元和位于远方的单元的驱动电压差。其结果是，本发明可抑制主配线部24的电压下降，并实现元件内单元的均一动作。

公开(公告)号：CN1428888A

公开(公告)日：2003-07-09

申请号：CN02156979.7

申请日：2002-12-24

Applicant: 三洋电机株式会社

Inventor： 冈田哲也

IPC: H01M10/48 ,  H01M10/42 ,  H01M6/50 ,  G01R31/36 ,  H01M2/00

CPC classification number: G01R31/361 ,  G01R31/3648 ,  G01R31/3662

Abstract: 一种可准确计算放电容量并由此高精度地计算剩余容量的电池剩余容量的运算方法，是利用电池的放电电流和电压之积的累计值计算电池的放电容量并用电能计算剩余容量。剩余容量运算方法是先检测电池的内部电阻，再在利用电池的放电电流和电压之积的累计值计算的放电容量运算值上加上内部电阻消耗的电能的累计值，来计算电池的放电容量，再由该放电容量计算剩余容量。组合电池具备利用电池的放电电流和电压之积的累计值计算电池的放电容量并用电能计算剩余容量的运算电路2。运算电路2在检测电池的内部电阻的同时，在利用电池的放电电流和电压之积的累计值计算的放电容量运算值上加上内部电阻消耗的电能的累计值，来计算电池的放电容量，再由该放电容量计算剩余容量。

公开(公告)号：CN100576565C

公开(公告)日：2009-12-30

申请号：CN200610106399.7

申请日：2006-07-14

Applicant: 三洋电机株式会社

Inventor： 栉山和成 ,  冈田哲也 ,  及川慎

IPC: H01L29/78 ,  H01L29/40 ,  H01L21/336 ,  H01L21/28

CPC classification number: H01L29/7811 ,  H01L24/05 ,  H01L24/06 ,  H01L24/45 ,  H01L24/48 ,  H01L24/49 ,  H01L29/66734 ,  H01L29/7397 ,  H01L29/7808 ,  H01L29/7813 ,  H01L2224/02166 ,  H01L2224/04042 ,  H01L2224/05073 ,  H01L2224/05166 ,  H01L2224/05187 ,  H01L2224/05552 ,  H01L2224/05553 ,  H01L2224/05554 ,  H01L2224/05556 ,  H01L2224/05624 ,  H01L2224/0603 ,  H01L2224/45144 ,  H01L2224/48463 ,  H01L2224/48624 ,  H01L2224/49107 ,  H01L2924/01005 ,  H01L2924/01006 ,  H01L2924/01013 ,  H01L2924/01014 ,  H01L2924/01015 ,  H01L2924/01022 ,  H01L2924/01033 ,  H01L2924/0105 ,  H01L2924/01079 ,  H01L2924/01082 ,  H01L2924/01322 ,  H01L2924/13055 ,  H01L2924/13091 ,  H01L2924/19043 ,  H01L2924/00014 ,  H01L2924/04941 ,  H01L2924/04953 ,  H01L2924/01074 ,  H01L2924/00

Abstract: 本发明涉及一种绝缘栅型半导体装置及其制造方法。目前，使1层金属电极层与元件区域接触，在该金属电极层上固着接合引线。要降低装置的接通电阻，期望加厚金属电极层的膜厚，但图案形成的精度有限。另外，当采用Au细线作接合引线时，随时间的推移，形成Au/Al共晶层，出现元件区域的层间绝缘膜给以压力的问题。金属电极层为2层。第一电极层如目前以与元件区域吻合的微细的间隔距离形成图案。另一方面，第二电极层只要与第一电极层接触即可，即使间隔距离加宽也没有问题。即，可以使第二电极层形成所希望的膜厚。另外，通过在引线接合区域下方的第一电极层上配置氮化膜，从而即使因Au/Al共晶层引起体积膨胀的情况下，也可以防止其应力传递到元件区域。