公开(公告)号：CN1373520A

公开(公告)日：2002-10-09

申请号：CN01121421.X

申请日：2001-04-26

Applicant: 三洋电机株式会社

Inventor： 菊地修一 ,  西部荣次 ,  铃木琢也

IPC: H01L29/78 ,  H01L21/336

CPC classification number: H01L29/66659 ,  H01L29/0847 ,  H01L29/7835

Abstract: 提供一种可提高工作耐压的半导体装置及其制造方法。该半导体装置具有在P型的半导体衬底1上通过栅极绝缘膜3形成的栅电极4、与该栅电极邻接地形成的低浓度N—型漏区2、与上述栅电极4隔开且包含在上述低浓度的N—型漏区2内的高浓度N+型漏区6,要形成中浓度的N型层7C,使得至少从上述栅电极4附近向上述高浓度N+型漏区6其杂质浓度变高。

公开(公告)号：CN100533769C

公开(公告)日：2009-08-26

申请号：CN200710084951.1

申请日：2007-02-17

Applicant: 三洋电机株式会社

Inventor： 田中秀治 ,  菊地修一 ,  中谷清史 ,  吉武和广

IPC: H01L29/78 ,  H01L21/336

CPC classification number: H01L29/0878 ,  H01L29/0688 ,  H01L29/0847 ,  H01L29/404 ,  H01L29/66659 ,  H01L29/7835

Abstract: 本发明涉及一种高耐压MOS晶体管，其具有300V左右的高的源极-漏极耐压Bvds，并且具有低的接通电阻。形成有从源极层(55)侧向栅极电极(54)下方延伸的N型体层(63)。形成有比第一漂移层(65)更深地扩散到外延半导体层(51)中，并从第一漂移层(65)的下方向栅极电极(54)的下方延伸，在该栅极电极(54)的下方与体层(63)形成PN结的P型第二漂移层(64)。该第二漂移层(64)和源极层(55)之间的体层(63)的表面成为沟道区域(CH2)。第一漂移层(65)形成为从容易产生电场集中的栅极电极(54)的左端部(E1)离开。

公开(公告)号：CN101442073A

公开(公告)日：2009-05-27

申请号：CN200710306670.6

申请日：2007-11-23

Applicant: 三洋电机株式会社 ,  三洋半导体株式会社

Inventor： 菊地修一 ,  中谷清史 ,  田中秀治

IPC: H01L29/78 ,  H01L29/06 ,  H01L27/088 ,  H01L21/336 ,  H01L21/8234

Abstract: 一种在含有DMOS晶体管的半导体器件中，减小芯片面积且导通电阻低、电流驱动能力高的DMOS晶体管。在N型外延层(2)的表面上形成相反导电类型(P型)的P+W层(4)，在该P+W层(4)内形成DMOS晶体管(50)。用P+W层(4)使外延层(2)与漏极区域绝缘。由此，就能够在用绝缘分离层(15)包围的一个区域内混载DMOS晶体管和其它的器件元件。此外，在栅极(6)下方的P+W层(4)的表面区域中形成N型FN层(20)。形成与栅极(6)的漏极层(12)侧的端部相邻接的N+D层(23)。此外，在漏极层(12)的接触区域的下方，形成比漏极层(12)更深的P型杂质层(P+D层(22)、FP层(24))。

公开(公告)号：CN100454544C

公开(公告)日：2009-01-21

申请号：CN200610007007.1

申请日：2006-02-14

Applicant: 三洋电机株式会社

Inventor： 神田良 ,  菊地修一 ,  大竹诚治

IPC: H01L27/04 ,  H01L23/62

Abstract: 一种半导体装置，在现有的半导体装置中，存在为保护元件不受过电压影响而设置的N型扩散区域窄，击穿电流集中，保护用PN接合区域被破坏的问题。在本发明的半导体装置中，跨度(2)和外延层(3)上形成有N型埋入扩散层(4)。P型埋入扩散层(5)形成在N型埋入扩散层(4)上面的宽阔的区域，且形成有过电压保护用的PN接合区域(17)。P型扩散层(6)与P型埋入扩散层(5)连接形成。PN接合区域17的击穿电压比源-漏极间的击穿电压低。根据该结构，可防止击穿电流的集中，且可由过电压保护半导体装置。

公开(公告)号：CN100429787C

公开(公告)日：2008-10-29

申请号：CN03147846.8

申请日：2003-06-25

Applicant: 三洋电机株式会社

Inventor： 菊地修一 ,  上原正文 ,  西部荣次 ,  安斋胜义

IPC: H01L29/78 ,  H01L27/04 ,  H01L21/336 ,  H01L21/82

CPC classification number: H01L29/0626 ,  H01L29/0847 ,  H01L29/7835

Abstract: 一种半导体装置及其制造方法，提高高耐压MOS晶体管的静电破坏耐量。在N+型的第一漏层(11)下不形成N-型漏层(2A、2B)，且在N+型的第一漏层(11)下的区域形成深的N+型的第二漏层(3)。N+型的第一漏层(11)和第二漏层(3)形成一体，作为比N+型源层(10)深的N+层，其体积增加。由此，浪涌电流的热分散在该N+层上，提高了对浪涌电流热破坏的抵抗力。另外，在N+型的第二漏层(3)下的区域形成P+型埋入层(3)。在栅极(8)下的N-型漏层(2A)热破坏前，浪涌电流通过该PN结，逃逸到硅衬底(1)。其结果可进一步提高ESD耐量。

公开(公告)号：CN1992339A

公开(公告)日：2007-07-04

申请号：CN200610149408.0

申请日：2006-11-17

Applicant: 三洋电机株式会社

Inventor： 大竹诚治 ,  神田良 ,  菊地修一

IPC: H01L29/735 ,  H01L21/331

CPC classification number: H01L29/735 ,  H01L29/1008 ,  H01L29/6625

Abstract: 一种半导体装置及其制造方法，其所要解决的问题是在以往的半导体装置中，外延层表面具有最小的基极宽度，难以得到希望的hfe值。本发明的半导体装置中，在P型单晶硅基板(2)上层叠N型外延层(4)。在外延层(4)上形成作为基极引出区域的N型扩散层(5)、作为发射极区域的P型扩散层(6、7)、作为集电极区域的P型扩散层(8、9)。发射极区域在其深向部位具有比其表面附近的扩散宽度宽的区域，横型PNP晶体管(1)在外延层(4)深向部位形成最小基极宽度。根据该构造，可抑制自由载流子(空穴)的表面再复合，得到希望的hfe值。

公开(公告)号：CN1941373A

公开(公告)日：2007-04-04

申请号：CN200610127037.6

申请日：2006-09-21

Applicant: 三洋电机株式会社

Inventor： 大竹诚治 ,  神田良 ,  菊地修一

IPC: H01L27/04 ,  H01L21/761 ,  H01L21/822

CPC classification number: H01L21/761 ,  H01L21/823481 ,  H01L27/088 ,  H01L29/456 ,  H01L29/7816 ,  H01L29/7833

Abstract: 提供一种半导体装置及其制造方法。在以往的半导体装置中，由于向构成隔离区域的P型的扩散层的横方向的扩散变宽，有难以缩小设备大小的问题。在本发明的半导体装置中，在P型的单晶硅基板(6)上形成有N型的外延层(8)。基板(6)及外延层(8)由隔离区域(3)划分为多个元件形成区域。连结P型的埋入扩散层(47)和P型的扩散层(48)而形成隔离区域(3)。而且，P型的埋入扩散层(47)与N型的埋入扩散层(7、30)形成PN结。另一方面，P型的扩散层(48)与N型的扩散层(19、40)形成PN结。通过该结构，P型的埋入扩散层(47)及P型扩散层(48)，能够抑制横方向的扩散变宽，缩小设备大小。

公开(公告)号：CN1933179A

公开(公告)日：2007-03-21

申请号：CN200610127219.3

申请日：2006-09-12

Applicant: 三洋电机株式会社

Inventor： 菊地修一 ,  中谷清史 ,  大川重明

IPC: H01L29/78 ,  H01L27/04

CPC classification number: H01L29/0696 ,  H01L29/0619 ,  H01L29/0878 ,  H01L29/1095 ,  H01L29/402 ,  H01L29/42368 ,  H01L29/4933 ,  H01L29/7816

Abstract: 在以往的半导体装置中，按照有源区域形成无源区域，由此存在难以在无源区域中得到所希望的耐压特性的问题。在本发明的半导体装置中，以椭圆形状配置有MOS晶体管(1)。椭圆形状的直线区域(L)用作有源区域，椭圆形状的曲线区域(R)用作无源区域。在无源区域中，按照曲线形状形成有P型的扩散层(3)。另外，在无源区域的一部分中，形成有P型的扩散层(4)。而且，P型的扩散层(3、4)形成为浮置扩散层，与绝缘层上的金属层进行电容结合，成为施加规定电位的状态。根据该结构，可以提高无源区域中的耐压特性，并且可以维持有源区域的电流能力。

公开(公告)号：CN1828898A

公开(公告)日：2006-09-06

申请号：CN200610007007.1

申请日：2006-02-14

Applicant: 三洋电机株式会社

Inventor： 神田良 ,  菊地修一 ,  大竹诚治

IPC: H01L27/04 ,  H01L23/62

Abstract: 一种半导体装置，在现有的半导体装置中，存在为保护元件不受过电压影响而设置的N型扩散区域窄，击穿电流集中，保护用PN接合区域被破坏的问题。在本发明的半导体装置中，跨度(2)和外延层(3)上形成有N型埋入扩散层(4)。P型埋入扩散层(5)形成在N型埋入扩散层(4)上面的宽阔的区域，且形成有过电压保护用的PN接合区域(17)。P型扩散层(6)与P型埋入扩散层(5)连接形成。PN接合区域17的击穿电压比源－漏极间的击穿电压低。根据该结构，可防止击穿电流的集中，且可由过电压保护半导体装置。

公开(公告)号：CN1230909C

公开(公告)日：2005-12-07

申请号：CN02127752.4

申请日：2002-08-08

Applicant: 三洋电机株式会社

Inventor： 菊地修一 ,  木绵正明

IPC: H01L29/78 ,  H01L21/336

CPC classification number: H01L21/823857

Abstract: 提供一种提高漏极耐压的半导体器件。本发明的半导体器件的特征是，在P型半导体基板1内形成P阱区域5，在其上至少形成膜厚度厚的栅绝缘膜9和膜厚度薄的栅绝缘膜10，隔着该膜厚度厚的栅绝缘膜9和膜厚度薄的栅绝缘膜10形成栅电极(25E)，被离子注入到上述栅电极(25E)下部的阈值电压调整用的杂质，只在上述膜厚度薄的栅绝缘膜10的下部进行。